This is an archive of the discontinued LLVM Phabricator instance.

Differential D87276

[ARM] Recognize "double extend" reduction patterns
ClosedPublic

Authored by dmgreen on Sep 8 2020, 3:20 AM.

Details

Reviewers
simon_tatham
SjoerdMeijer
samparker
efriedma
samtebbs
Commits
rGc437446d90be: [ARM] Recognize "double extend" reduction patterns
Summary

We can sometimes get code that does:

xe = zext i16 x to i32
ye = zext i16 y to i32
m = mul i32 xe, ye
me = zext i32 m to i64
r = vecreduce.add(me)

This "double extend" can trip up the reduction identification, but should give identical results.

This extends the pattern matching to handle them.

Diff Detail

Event Timeline

dmgreen created this revision.Sep 8 2020, 3:20 AM
Herald added a project: Restricted Project. · View Herald TranscriptSep 8 2020, 3:20 AM
Herald added subscribers: danielkiss, hiraditya, kristof.beyls. · View Herald Transcript
dmgreen requested review of this revision.Sep 8 2020, 3:20 AM
dmgreen mentioned this in D87287: [ARM] Fixup single source mla reductions..Sep 8 2020, 6:58 AM
samparker accepted this revision.Sep 10 2020, 12:33 AM

Nice one.

This revision is now accepted and ready to land.Sep 10 2020, 12:33 AM
Closed by commit rGc437446d90be: [ARM] Recognize "double extend" reduction patterns (authored by dmgreen). · Explain WhySep 12 2020, 5:52 AM
This revision was automatically updated to reflect the committed changes.
dmgreen added a commit: rGc437446d90be: [ARM] Recognize "double extend" reduction patterns.
dmgreen mentioned this in rG6cfd38d03d5f: [ARM] Fixup single source mla reductions..Sep 12 2020, 6:31 AM
efriedma added inline comments.Sep 14 2020, 2:04 PM
llvm/lib/Target/ARM/ARMISelLowering.cpp
14775

A minor followup suggestion: you might want to look at using ComputeNumSignBits etc instead of requiring a specific extension opcode. This would help if, for example, one of the operands is a constant.

Revision Contents

PathSize
llvm/
lib/
Target/
ARM/
31 lines
test/
CodeGen/
Thumb2/
922 lines
1536 lines

Diff 291385

llvm/lib/Target/ARM/ARMISelLowering.cpp

  • This file is larger than 256 KB, so syntax highlighting is disabled by default.
Show First 20 Lines • Show All 14,759 Lines • ▼ Show 20 Lines if (Ext->getOpcode() != ExtendCode)
return SDValue(); return SDValue();
SDValue A = Ext->getOperand(0); SDValue A = Ext->getOperand(0);
if (llvm::any_of(ExtTypes, [&A](MVT Ty) { return A.getValueType() == Ty; })) if (llvm::any_of(ExtTypes, [&A](MVT Ty) { return A.getValueType() == Ty; }))
return A; return A;
return SDValue(); return SDValue();
}; };
auto IsVMLAV = [&](MVT RetTy, unsigned ExtendCode, ArrayRef<MVT> ExtTypes, auto IsVMLAV = [&](MVT RetTy, unsigned ExtendCode, ArrayRef<MVT> ExtTypes,
SDValue &A, SDValue &B) { SDValue &A, SDValue &B) {
if (ResVT != RetTy || N0->getOpcode() != ISD::MUL) // For a vmla we are trying to match a larger pattern:
// ExtA = sext/zext A
// ExtB = sext/zext B
// Mul = mul ExtA, ExtB
// vecreduce.add Mul
// There might also be en extra extend between the mul and the addreduce, so
// long as the bitwidth is high enough to make them equivalent (for example
// original v8i16 might be mul at v8i32 and the reduce happens at v8i64).
efriedmaUnsubmitted
Not Done
ReplyInline Actions

A minor followup suggestion: you might want to look at using ComputeNumSignBits etc instead of requiring a specific extension opcode. This would help if, for example, one of the operands is a constant.

efriedma: A minor followup suggestion: you might want to look at using ComputeNumSignBits etc instead of…
if (ResVT != RetTy)
return false;
SDValue Mul = N0;
if (Mul->getOpcode() == ExtendCode &&
Mul->getOperand(0).getScalarValueSizeInBits() * 2 >=
ResVT.getScalarSizeInBits())
Mul = Mul->getOperand(0);
if (Mul->getOpcode() != ISD::MUL)
return false; return false;
SDValue ExtA = N0->getOperand(0); SDValue ExtA = Mul->getOperand(0);
SDValue ExtB = N0->getOperand(1); SDValue ExtB = Mul->getOperand(1);
if (ExtA->getOpcode() != ExtendCode && ExtB->getOpcode() != ExtendCode) if (ExtA->getOpcode() != ExtendCode && ExtB->getOpcode() != ExtendCode)
return false; return false;
A = ExtA->getOperand(0); A = ExtA->getOperand(0);
B = ExtB->getOperand(0); B = ExtB->getOperand(0);
if (A.getValueType() == B.getValueType() && if (A.getValueType() == B.getValueType() &&
llvm::any_of(ExtTypes, [&A](MVT Ty) { return A.getValueType() == Ty; })) llvm::any_of(ExtTypes, [&A](MVT Ty) { return A.getValueType() == Ty; }))
return true; return true;
return false; return false;
}; };
auto IsPredVMLAV = [&](MVT RetTy, unsigned ExtendCode, ArrayRef<MVT> ExtTypes, auto IsPredVMLAV = [&](MVT RetTy, unsigned ExtendCode, ArrayRef<MVT> ExtTypes,
SDValue &A, SDValue &B, SDValue &Mask) { SDValue &A, SDValue &B, SDValue &Mask) {
// Same as the pattern above with a select for the zero predicated lanes
// ExtA = sext/zext A
// ExtB = sext/zext B
// Mul = mul ExtA, ExtB
// N0 = select Mask, Mul, 0
// vecreduce.add N0
if (ResVT != RetTy || N0->getOpcode() != ISD::VSELECT || if (ResVT != RetTy || N0->getOpcode() != ISD::VSELECT ||
!ISD::isBuildVectorAllZeros(N0->getOperand(2).getNode())) !ISD::isBuildVectorAllZeros(N0->getOperand(2).getNode()))
return false; return false;
Mask = N0->getOperand(0); Mask = N0->getOperand(0);
SDValue Mul = N0->getOperand(1); SDValue Mul = N0->getOperand(1);
if (Mul->getOpcode() == ExtendCode &&
Mul->getOperand(0).getScalarValueSizeInBits() * 2 >=
ResVT.getScalarSizeInBits())
Mul = Mul->getOperand(0);
if (Mul->getOpcode() != ISD::MUL) if (Mul->getOpcode() != ISD::MUL)
return false; return false;
SDValue ExtA = Mul->getOperand(0); SDValue ExtA = Mul->getOperand(0);
SDValue ExtB = Mul->getOperand(1); SDValue ExtB = Mul->getOperand(1);
if (ExtA->getOpcode() != ExtendCode && ExtB->getOpcode() != ExtendCode) if (ExtA->getOpcode() != ExtendCode && ExtB->getOpcode() != ExtendCode)
return false; return false;
A = ExtA->getOperand(0); A = ExtA->getOperand(0);
B = ExtB->getOperand(0); B = ExtB->getOperand(0);
▲ Show 20 Lines • Show All 4,236 Lines • Show Last 20 Lines

llvm/test/CodeGen/Thumb2/mve-vecreduce-mla.ll

Show First 20 Lines • Show All 167 Lines • ▼ Show 20 Linesentry:
%m = mul <8 x i64> %xx, %yy %m = mul <8 x i64> %xx, %yy
%z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %m) %z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %m)
ret i64 %z ret i64 %z
} }
define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_zext(<8 x i16> %x, <8 x i16> %y) { define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_zext(<8 x i16> %x, <8 x i16> %y) {
; CHECK-LABEL: add_v8i16_v8i32_v8i64_zext: ; CHECK-LABEL: add_v8i16_v8i32_v8i64_zext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .vsave {d8, d9} ; CHECK-NEXT: vmlalv.u16 r0, r1, q0, q1
; CHECK-NEXT: vpush {d8, d9}
; CHECK-NEXT: vmov.u16 r0, q1[0]
; CHECK-NEXT: vmov.32 q2[0], r0
; CHECK-NEXT: vmov.u16 r0, q1[1]
; CHECK-NEXT: vmov.32 q2[1], r0
; CHECK-NEXT: vmov.u16 r0, q1[2]
; CHECK-NEXT: vmov.32 q2[2], r0
; CHECK-NEXT: vmov.u16 r0, q1[3]
; CHECK-NEXT: vmov.32 q2[3], r0
; CHECK-NEXT: vmov.u16 r0, q0[0]
; CHECK-NEXT: vmov.32 q3[0], r0
; CHECK-NEXT: vmov.u16 r0, q0[1]
; CHECK-NEXT: vmov.32 q3[1], r0
; CHECK-NEXT: vmov.u16 r0, q0[2]
; CHECK-NEXT: vmov.32 q3[2], r0
; CHECK-NEXT: vmov.u16 r0, q0[3]
; CHECK-NEXT: vmov.32 q3[3], r0
; CHECK-NEXT: vmullb.u16 q3, q3, q2
; CHECK-NEXT: vmov.i64 q2, #0xffffffff
; CHECK-NEXT: vmov.f32 s16, s12
; CHECK-NEXT: vmov.f32 s18, s13
; CHECK-NEXT: vand q4, q4, q2
; CHECK-NEXT: vmov r2, s18
; CHECK-NEXT: vmov r3, s16
; CHECK-NEXT: vmov r0, s19
; CHECK-NEXT: vmov r1, s17
; CHECK-NEXT: vmov.f32 s16, s14
; CHECK-NEXT: vmov.f32 s18, s15
; CHECK-NEXT: vand q3, q4, q2
; CHECK-NEXT: adds r2, r2, r3
; CHECK-NEXT: vmov r3, s12
; CHECK-NEXT: adcs r0, r1
; CHECK-NEXT: vmov r1, s13
; CHECK-NEXT: adds r2, r2, r3
; CHECK-NEXT: vmov r3, s15
; CHECK-NEXT: adcs r1, r0
; CHECK-NEXT: vmov r0, s14
; CHECK-NEXT: adds r0, r0, r2
; CHECK-NEXT: vmov.u16 r2, q1[4]
; CHECK-NEXT: vmov.32 q3[0], r2
; CHECK-NEXT: vmov.u16 r2, q1[5]
; CHECK-NEXT: vmov.32 q3[1], r2
; CHECK-NEXT: vmov.u16 r2, q1[6]
; CHECK-NEXT: vmov.32 q3[2], r2
; CHECK-NEXT: vmov.u16 r2, q1[7]
; CHECK-NEXT: vmov.32 q3[3], r2
; CHECK-NEXT: vmov.u16 r2, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r2
; CHECK-NEXT: vmov.u16 r2, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r2
; CHECK-NEXT: vmov.u16 r2, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r2
; CHECK-NEXT: vmov.u16 r2, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r2
; CHECK-NEXT: adcs r1, r3
; CHECK-NEXT: vmullb.u16 q0, q1, q3
; CHECK-NEXT: vmov.f32 s4, s0
; CHECK-NEXT: vmov.f32 s6, s1
; CHECK-NEXT: vand q1, q1, q2
; CHECK-NEXT: vmov r3, s4
; CHECK-NEXT: vmov r2, s5
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: vmov r3, s6
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: vmov r2, s7
; CHECK-NEXT: vmov.f32 s4, s2
; CHECK-NEXT: vmov.f32 s6, s3
; CHECK-NEXT: vand q0, q1, q2
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: vmov r3, s0
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: vmov r2, s1
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: vmov r3, s2
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: vmov r2, s3
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: vpop {d8, d9}
; CHECK-NEXT: bx lr ; CHECK-NEXT: bx lr
entry: entry:
%xx = zext <8 x i16> %x to <8 x i32> %xx = zext <8 x i16> %x to <8 x i32>
%yy = zext <8 x i16> %y to <8 x i32> %yy = zext <8 x i16> %y to <8 x i32>
%m = mul <8 x i32> %xx, %yy %m = mul <8 x i32> %xx, %yy
%ma = zext <8 x i32> %m to <8 x i64> %ma = zext <8 x i32> %m to <8 x i64>
%z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %ma) %z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %ma)
ret i64 %z ret i64 %z
} }
define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_sext(<8 x i16> %x, <8 x i16> %y) { define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_sext(<8 x i16> %x, <8 x i16> %y) {
; CHECK-LABEL: add_v8i16_v8i32_v8i64_sext: ; CHECK-LABEL: add_v8i16_v8i32_v8i64_sext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .vsave {d8, d9} ; CHECK-NEXT: vmlalv.s16 r0, r1, q0, q1
; CHECK-NEXT: vpush {d8, d9}
; CHECK-NEXT: vmov.u16 r0, q1[0]
; CHECK-NEXT: vmov.32 q2[0], r0
; CHECK-NEXT: vmov.u16 r0, q1[1]
; CHECK-NEXT: vmov.32 q2[1], r0
; CHECK-NEXT: vmov.u16 r0, q1[2]
; CHECK-NEXT: vmov.32 q2[2], r0
; CHECK-NEXT: vmov.u16 r0, q1[3]
; CHECK-NEXT: vmov.32 q2[3], r0
; CHECK-NEXT: vmov.u16 r0, q0[0]
; CHECK-NEXT: vmov.32 q3[0], r0
; CHECK-NEXT: vmov.u16 r0, q0[1]
; CHECK-NEXT: vmov.32 q3[1], r0
; CHECK-NEXT: vmov.u16 r0, q0[2]
; CHECK-NEXT: vmov.32 q3[2], r0
; CHECK-NEXT: vmov.u16 r0, q0[3]
; CHECK-NEXT: vmov.32 q3[3], r0
; CHECK-NEXT: vmullb.s16 q2, q3, q2
; CHECK-NEXT: vmov.f32 s12, s8
; CHECK-NEXT: vmov.f32 s14, s9
; CHECK-NEXT: vmov r0, s12
; CHECK-NEXT: vmov.32 q4[0], r0
; CHECK-NEXT: asrs r0, r0, #31
; CHECK-NEXT: vmov.32 q4[1], r0
; CHECK-NEXT: vmov r0, s14
; CHECK-NEXT: vmov.32 q4[2], r0
; CHECK-NEXT: vmov.f32 s12, s10
; CHECK-NEXT: vmov.f32 s14, s11
; CHECK-NEXT: asrs r1, r0, #31
; CHECK-NEXT: vmov.32 q4[3], r1
; CHECK-NEXT: vmov r2, s18
; CHECK-NEXT: vmov r3, s16
; CHECK-NEXT: vmov r1, s17
; CHECK-NEXT: adds r2, r2, r3
; CHECK-NEXT: adc.w r12, r1, r0, asr #31
; CHECK-NEXT: vmov r1, s12
; CHECK-NEXT: vmov.32 q2[0], r1
; CHECK-NEXT: asrs r1, r1, #31
; CHECK-NEXT: vmov.32 q2[1], r1
; CHECK-NEXT: vmov r1, s14
; CHECK-NEXT: vmov.32 q2[2], r1
; CHECK-NEXT: asrs r3, r1, #31
; CHECK-NEXT: vmov.32 q2[3], r3
; CHECK-NEXT: vmov r0, s8
; CHECK-NEXT: vmov r3, s9
; CHECK-NEXT: adds r0, r0, r2
; CHECK-NEXT: adc.w r2, r12, r3
; CHECK-NEXT: vmov r3, s10
; CHECK-NEXT: adds.w r12, r0, r3
; CHECK-NEXT: adc.w r1, r2, r1, asr #31
; CHECK-NEXT: vmov.u16 r2, q1[4]
; CHECK-NEXT: vmov.32 q2[0], r2
; CHECK-NEXT: vmov.u16 r2, q1[5]
; CHECK-NEXT: vmov.32 q2[1], r2
; CHECK-NEXT: vmov.u16 r2, q1[6]
; CHECK-NEXT: vmov.32 q2[2], r2
; CHECK-NEXT: vmov.u16 r2, q1[7]
; CHECK-NEXT: vmov.32 q2[3], r2
; CHECK-NEXT: vmov.u16 r2, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r2
; CHECK-NEXT: vmov.u16 r2, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r2
; CHECK-NEXT: vmov.u16 r2, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r2
; CHECK-NEXT: vmov.u16 r2, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r2
; CHECK-NEXT: vmullb.s16 q0, q1, q2
; CHECK-NEXT: vmov.f32 s4, s0
; CHECK-NEXT: vmov.f32 s6, s1
; CHECK-NEXT: vmov r2, s4
; CHECK-NEXT: vmov.32 q2[0], r2
; CHECK-NEXT: asrs r2, r2, #31
; CHECK-NEXT: vmov.32 q2[1], r2
; CHECK-NEXT: vmov r2, s6
; CHECK-NEXT: vmov.32 q2[2], r2
; CHECK-NEXT: vmov.f32 s4, s2
; CHECK-NEXT: vmov.f32 s6, s3
; CHECK-NEXT: asrs r3, r2, #31
; CHECK-NEXT: vmov.32 q2[3], r3
; CHECK-NEXT: vmov r0, s8
; CHECK-NEXT: vmov r3, s9
; CHECK-NEXT: adds.w r0, r0, r12
; CHECK-NEXT: adcs r1, r3
; CHECK-NEXT: vmov r3, s10
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: adc.w r1, r1, r2, asr #31
; CHECK-NEXT: vmov r2, s4
; CHECK-NEXT: adds r0, r0, r2
; CHECK-NEXT: adc.w r1, r1, r2, asr #31
; CHECK-NEXT: vmov r2, s6
; CHECK-NEXT: adds r0, r0, r2
; CHECK-NEXT: adc.w r1, r1, r2, asr #31
; CHECK-NEXT: vpop {d8, d9}
; CHECK-NEXT: bx lr ; CHECK-NEXT: bx lr
entry: entry:
%xx = sext <8 x i16> %x to <8 x i32> %xx = sext <8 x i16> %x to <8 x i32>
%yy = sext <8 x i16> %y to <8 x i32> %yy = sext <8 x i16> %y to <8 x i32>
%m = mul <8 x i32> %xx, %yy %m = mul <8 x i32> %xx, %yy
%ma = sext <8 x i32> %m to <8 x i64> %ma = sext <8 x i32> %m to <8 x i64>
%z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %ma) %z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %ma)
ret i64 %z ret i64 %z
▲ Show 20 Lines • Show All 139 Lines • ▼ Show 20 Linesentry:
%m = mul <16 x i32> %xx, %yy %m = mul <16 x i32> %xx, %yy
%z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %m) %z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %m)
ret i32 %z ret i32 %z
} }
define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_zext(<16 x i8> %x, <16 x i8> %y) { define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_zext(<16 x i8> %x, <16 x i8> %y) {
; CHECK-LABEL: add_v16i8_v16i16_v16i32_zext: ; CHECK-LABEL: add_v16i8_v16i16_v16i32_zext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .vsave {d8, d9} ; CHECK-NEXT: vmlav.u8 r0, q0, q1
; CHECK-NEXT: vpush {d8, d9}
; CHECK-NEXT: vmov.u8 r0, q1[8]
; CHECK-NEXT: vmov.16 q2[0], r0
; CHECK-NEXT: vmov.u8 r0, q1[9]
; CHECK-NEXT: vmov.16 q2[1], r0
; CHECK-NEXT: vmov.u8 r0, q1[10]
; CHECK-NEXT: vmov.16 q2[2], r0
; CHECK-NEXT: vmov.u8 r0, q1[11]
; CHECK-NEXT: vmov.16 q2[3], r0
; CHECK-NEXT: vmov.u8 r0, q1[12]
; CHECK-NEXT: vmov.16 q2[4], r0
; CHECK-NEXT: vmov.u8 r0, q1[13]
; CHECK-NEXT: vmov.16 q2[5], r0
; CHECK-NEXT: vmov.u8 r0, q1[14]
; CHECK-NEXT: vmov.16 q2[6], r0
; CHECK-NEXT: vmov.u8 r0, q1[15]
; CHECK-NEXT: vmov.16 q2[7], r0
; CHECK-NEXT: vmov.u8 r0, q0[8]
; CHECK-NEXT: vmov.16 q3[0], r0
; CHECK-NEXT: vmov.u8 r0, q0[9]
; CHECK-NEXT: vmov.16 q3[1], r0
; CHECK-NEXT: vmov.u8 r0, q0[10]
; CHECK-NEXT: vmov.16 q3[2], r0
; CHECK-NEXT: vmov.u8 r0, q0[11]
; CHECK-NEXT: vmov.16 q3[3], r0
; CHECK-NEXT: vmov.u8 r0, q0[12]
; CHECK-NEXT: vmov.16 q3[4], r0
; CHECK-NEXT: vmov.u8 r0, q0[13]
; CHECK-NEXT: vmov.16 q3[5], r0
; CHECK-NEXT: vmov.u8 r0, q0[14]
; CHECK-NEXT: vmov.16 q3[6], r0
; CHECK-NEXT: vmov.u8 r0, q0[15]
; CHECK-NEXT: vmov.16 q3[7], r0
; CHECK-NEXT: vmullb.u8 q2, q3, q2
; CHECK-NEXT: vmov.u16 r0, q2[4]
; CHECK-NEXT: vmov.32 q3[0], r0
; CHECK-NEXT: vmov.u16 r0, q2[5]
; CHECK-NEXT: vmov.32 q3[1], r0
; CHECK-NEXT: vmov.u16 r0, q2[6]
; CHECK-NEXT: vmov.32 q3[2], r0
; CHECK-NEXT: vmov.u16 r0, q2[7]
; CHECK-NEXT: vmov.32 q3[3], r0
; CHECK-NEXT: vmov.u8 r0, q1[0]
; CHECK-NEXT: vmov.16 q4[0], r0
; CHECK-NEXT: vmov.u8 r0, q1[1]
; CHECK-NEXT: vmov.16 q4[1], r0
; CHECK-NEXT: vmov.u8 r0, q1[2]
; CHECK-NEXT: vmov.16 q4[2], r0
; CHECK-NEXT: vmov.u8 r0, q1[3]
; CHECK-NEXT: vmov.16 q4[3], r0
; CHECK-NEXT: vmov.u8 r0, q1[4]
; CHECK-NEXT: vmov.16 q4[4], r0
; CHECK-NEXT: vmov.u8 r0, q1[5]
; CHECK-NEXT: vmov.16 q4[5], r0
; CHECK-NEXT: vmov.u8 r0, q1[6]
; CHECK-NEXT: vmov.16 q4[6], r0
; CHECK-NEXT: vmov.u8 r0, q1[7]
; CHECK-NEXT: vmov.16 q4[7], r0
; CHECK-NEXT: vmov.u8 r0, q0[0]
; CHECK-NEXT: vmov.16 q1[0], r0
; CHECK-NEXT: vmov.u8 r0, q0[1]
; CHECK-NEXT: vmov.16 q1[1], r0
; CHECK-NEXT: vmov.u8 r0, q0[2]
; CHECK-NEXT: vmov.16 q1[2], r0
; CHECK-NEXT: vmov.u8 r0, q0[3]
; CHECK-NEXT: vmov.16 q1[3], r0
; CHECK-NEXT: vmov.u8 r0, q0[4]
; CHECK-NEXT: vmov.16 q1[4], r0
; CHECK-NEXT: vmov.u8 r0, q0[5]
; CHECK-NEXT: vmov.16 q1[5], r0
; CHECK-NEXT: vmov.u8 r0, q0[6]
; CHECK-NEXT: vmov.16 q1[6], r0
; CHECK-NEXT: vmov.u8 r0, q0[7]
; CHECK-NEXT: vmov.16 q1[7], r0
; CHECK-NEXT: vmovlb.u16 q3, q3
; CHECK-NEXT: vmullb.u8 q0, q1, q4
; CHECK-NEXT: vmov.u16 r0, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r0
; CHECK-NEXT: vmov.u16 r0, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r0
; CHECK-NEXT: vmov.u16 r0, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r0
; CHECK-NEXT: vmov.u16 r0, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r0
; CHECK-NEXT: vmov.u16 r0, q2[0]
; CHECK-NEXT: vmovlb.u16 q1, q1
; CHECK-NEXT: vadd.i32 q1, q1, q3
; CHECK-NEXT: vmov.32 q3[0], r0
; CHECK-NEXT: vmov.u16 r0, q2[1]
; CHECK-NEXT: vmov.32 q3[1], r0
; CHECK-NEXT: vmov.u16 r0, q2[2]
; CHECK-NEXT: vmov.32 q3[2], r0
; CHECK-NEXT: vmov.u16 r0, q2[3]
; CHECK-NEXT: vmov.32 q3[3], r0
; CHECK-NEXT: vmov.u16 r0, q0[0]
; CHECK-NEXT: vmovlb.u16 q2, q3
; CHECK-NEXT: vmov.32 q3[0], r0
; CHECK-NEXT: vmov.u16 r0, q0[1]
; CHECK-NEXT: vmov.32 q3[1], r0
; CHECK-NEXT: vmov.u16 r0, q0[2]
; CHECK-NEXT: vmov.32 q3[2], r0
; CHECK-NEXT: vmov.u16 r0, q0[3]
; CHECK-NEXT: vmov.32 q3[3], r0
; CHECK-NEXT: vmovlb.u16 q0, q3
; CHECK-NEXT: vadd.i32 q0, q0, q2
; CHECK-NEXT: vadd.i32 q0, q0, q1
; CHECK-NEXT: vaddv.u32 r0, q0
; CHECK-NEXT: vpop {d8, d9}
; CHECK-NEXT: bx lr ; CHECK-NEXT: bx lr
entry: entry:
%xx = zext <16 x i8> %x to <16 x i16> %xx = zext <16 x i8> %x to <16 x i16>
%yy = zext <16 x i8> %y to <16 x i16> %yy = zext <16 x i8> %y to <16 x i16>
%m = mul <16 x i16> %xx, %yy %m = mul <16 x i16> %xx, %yy
%ma = zext <16 x i16> %m to <16 x i32> %ma = zext <16 x i16> %m to <16 x i32>
%z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %ma) %z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %ma)
ret i32 %z ret i32 %z
} }
define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_sext(<16 x i8> %x, <16 x i8> %y) { define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_sext(<16 x i8> %x, <16 x i8> %y) {
; CHECK-LABEL: add_v16i8_v16i16_v16i32_sext: ; CHECK-LABEL: add_v16i8_v16i16_v16i32_sext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .vsave {d8, d9} ; CHECK-NEXT: vmlav.s8 r0, q0, q1
; CHECK-NEXT: vpush {d8, d9}
; CHECK-NEXT: vmov.u8 r0, q1[8]
; CHECK-NEXT: vmov.16 q2[0], r0
; CHECK-NEXT: vmov.u8 r0, q1[9]
; CHECK-NEXT: vmov.16 q2[1], r0
; CHECK-NEXT: vmov.u8 r0, q1[10]
; CHECK-NEXT: vmov.16 q2[2], r0
; CHECK-NEXT: vmov.u8 r0, q1[11]
; CHECK-NEXT: vmov.16 q2[3], r0
; CHECK-NEXT: vmov.u8 r0, q1[12]
; CHECK-NEXT: vmov.16 q2[4], r0
; CHECK-NEXT: vmov.u8 r0, q1[13]
; CHECK-NEXT: vmov.16 q2[5], r0
; CHECK-NEXT: vmov.u8 r0, q1[14]
; CHECK-NEXT: vmov.16 q2[6], r0
; CHECK-NEXT: vmov.u8 r0, q1[15]
; CHECK-NEXT: vmov.16 q2[7], r0
; CHECK-NEXT: vmov.u8 r0, q0[8]
; CHECK-NEXT: vmov.16 q3[0], r0
; CHECK-NEXT: vmov.u8 r0, q0[9]
; CHECK-NEXT: vmov.16 q3[1], r0
; CHECK-NEXT: vmov.u8 r0, q0[10]
; CHECK-NEXT: vmov.16 q3[2], r0
; CHECK-NEXT: vmov.u8 r0, q0[11]
; CHECK-NEXT: vmov.16 q3[3], r0
; CHECK-NEXT: vmov.u8 r0, q0[12]
; CHECK-NEXT: vmov.16 q3[4], r0
; CHECK-NEXT: vmov.u8 r0, q0[13]
; CHECK-NEXT: vmov.16 q3[5], r0
; CHECK-NEXT: vmov.u8 r0, q0[14]
; CHECK-NEXT: vmov.16 q3[6], r0
; CHECK-NEXT: vmov.u8 r0, q0[15]
; CHECK-NEXT: vmov.16 q3[7], r0
; CHECK-NEXT: vmullb.s8 q2, q3, q2
; CHECK-NEXT: vmov.u16 r0, q2[4]
; CHECK-NEXT: vmov.32 q3[0], r0
; CHECK-NEXT: vmov.u16 r0, q2[5]
; CHECK-NEXT: vmov.32 q3[1], r0
; CHECK-NEXT: vmov.u16 r0, q2[6]
; CHECK-NEXT: vmov.32 q3[2], r0
; CHECK-NEXT: vmov.u16 r0, q2[7]
; CHECK-NEXT: vmov.32 q3[3], r0
; CHECK-NEXT: vmov.u8 r0, q1[0]
; CHECK-NEXT: vmov.16 q4[0], r0
; CHECK-NEXT: vmov.u8 r0, q1[1]
; CHECK-NEXT: vmov.16 q4[1], r0
; CHECK-NEXT: vmov.u8 r0, q1[2]
; CHECK-NEXT: vmov.16 q4[2], r0
; CHECK-NEXT: vmov.u8 r0, q1[3]
; CHECK-NEXT: vmov.16 q4[3], r0
; CHECK-NEXT: vmov.u8 r0, q1[4]
; CHECK-NEXT: vmov.16 q4[4], r0
; CHECK-NEXT: vmov.u8 r0, q1[5]
; CHECK-NEXT: vmov.16 q4[5], r0
; CHECK-NEXT: vmov.u8 r0, q1[6]
; CHECK-NEXT: vmov.16 q4[6], r0
; CHECK-NEXT: vmov.u8 r0, q1[7]
; CHECK-NEXT: vmov.16 q4[7], r0
; CHECK-NEXT: vmov.u8 r0, q0[0]
; CHECK-NEXT: vmov.16 q1[0], r0
; CHECK-NEXT: vmov.u8 r0, q0[1]
; CHECK-NEXT: vmov.16 q1[1], r0
; CHECK-NEXT: vmov.u8 r0, q0[2]
; CHECK-NEXT: vmov.16 q1[2], r0
; CHECK-NEXT: vmov.u8 r0, q0[3]
; CHECK-NEXT: vmov.16 q1[3], r0
; CHECK-NEXT: vmov.u8 r0, q0[4]
; CHECK-NEXT: vmov.16 q1[4], r0
; CHECK-NEXT: vmov.u8 r0, q0[5]
; CHECK-NEXT: vmov.16 q1[5], r0
; CHECK-NEXT: vmov.u8 r0, q0[6]
; CHECK-NEXT: vmov.16 q1[6], r0
; CHECK-NEXT: vmov.u8 r0, q0[7]
; CHECK-NEXT: vmov.16 q1[7], r0
; CHECK-NEXT: vmovlb.s16 q3, q3
; CHECK-NEXT: vmullb.s8 q0, q1, q4
; CHECK-NEXT: vmov.u16 r0, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r0
; CHECK-NEXT: vmov.u16 r0, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r0
; CHECK-NEXT: vmov.u16 r0, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r0
; CHECK-NEXT: vmov.u16 r0, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r0
; CHECK-NEXT: vmov.u16 r0, q2[0]
; CHECK-NEXT: vmovlb.s16 q1, q1
; CHECK-NEXT: vadd.i32 q1, q1, q3
; CHECK-NEXT: vmov.32 q3[0], r0
; CHECK-NEXT: vmov.u16 r0, q2[1]
; CHECK-NEXT: vmov.32 q3[1], r0
; CHECK-NEXT: vmov.u16 r0, q2[2]
; CHECK-NEXT: vmov.32 q3[2], r0
; CHECK-NEXT: vmov.u16 r0, q2[3]
; CHECK-NEXT: vmov.32 q3[3], r0
; CHECK-NEXT: vmov.u16 r0, q0[0]
; CHECK-NEXT: vmovlb.s16 q2, q3
; CHECK-NEXT: vmov.32 q3[0], r0
; CHECK-NEXT: vmov.u16 r0, q0[1]
; CHECK-NEXT: vmov.32 q3[1], r0
; CHECK-NEXT: vmov.u16 r0, q0[2]
; CHECK-NEXT: vmov.32 q3[2], r0
; CHECK-NEXT: vmov.u16 r0, q0[3]
; CHECK-NEXT: vmov.32 q3[3], r0
; CHECK-NEXT: vmovlb.s16 q0, q3
; CHECK-NEXT: vadd.i32 q0, q0, q2
; CHECK-NEXT: vadd.i32 q0, q0, q1
; CHECK-NEXT: vaddv.u32 r0, q0
; CHECK-NEXT: vpop {d8, d9}
; CHECK-NEXT: bx lr ; CHECK-NEXT: bx lr
entry: entry:
%xx = sext <16 x i8> %x to <16 x i16> %xx = sext <16 x i8> %x to <16 x i16>
%yy = sext <16 x i8> %y to <16 x i16> %yy = sext <16 x i8> %y to <16 x i16>
%m = mul <16 x i16> %xx, %yy %m = mul <16 x i16> %xx, %yy
%ma = sext <16 x i16> %m to <16 x i32> %ma = sext <16 x i16> %m to <16 x i32>
%z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %ma) %z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %ma)
ret i32 %z ret i32 %z
▲ Show 20 Lines • Show All 834 Lines • ▼ Show 20 Linesentry:
%z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %m) %z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %m)
%r = add i64 %z, %a %r = add i64 %z, %a
ret i64 %r ret i64 %r
} }
define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_acc_zext(<8 x i16> %x, <8 x i16> %y, i64 %a) { define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_acc_zext(<8 x i16> %x, <8 x i16> %y, i64 %a) {
; CHECK-LABEL: add_v8i16_v8i32_v8i64_acc_zext: ; CHECK-LABEL: add_v8i16_v8i32_v8i64_acc_zext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .save {r4, lr} ; CHECK-NEXT: vmlalva.u16 r0, r1, q0, q1
; CHECK-NEXT: push {r4, lr} ; CHECK-NEXT: bx lr
; CHECK-NEXT: .vsave {d8, d9}
; CHECK-NEXT: vpush {d8, d9}
; CHECK-NEXT: vmov.u16 r2, q1[0]
; CHECK-NEXT: vmov.32 q2[0], r2
; CHECK-NEXT: vmov.u16 r2, q1[1]
; CHECK-NEXT: vmov.32 q2[1], r2
; CHECK-NEXT: vmov.u16 r2, q1[2]
; CHECK-NEXT: vmov.32 q2[2], r2
; CHECK-NEXT: vmov.u16 r2, q1[3]
; CHECK-NEXT: vmov.32 q2[3], r2
; CHECK-NEXT: vmov.u16 r2, q0[0]
; CHECK-NEXT: vmov.32 q3[0], r2
; CHECK-NEXT: vmov.u16 r2, q0[1]
; CHECK-NEXT: vmov.32 q3[1], r2
; CHECK-NEXT: vmov.u16 r2, q0[2]
; CHECK-NEXT: vmov.32 q3[2], r2
; CHECK-NEXT: vmov.u16 r2, q0[3]
; CHECK-NEXT: vmov.32 q3[3], r2
; CHECK-NEXT: vmullb.u16 q3, q3, q2
; CHECK-NEXT: vmov.i64 q2, #0xffffffff
; CHECK-NEXT: vmov.f32 s16, s12
; CHECK-NEXT: vmov.f32 s18, s13
; CHECK-NEXT: vand q4, q4, q2
; CHECK-NEXT: vmov r2, s18
; CHECK-NEXT: vmov r3, s16
; CHECK-NEXT: vmov r12, s19
; CHECK-NEXT: vmov lr, s17
; CHECK-NEXT: vmov.f32 s16, s14
; CHECK-NEXT: vmov.f32 s18, s15
; CHECK-NEXT: vand q3, q4, q2
; CHECK-NEXT: adds r4, r3, r2
; CHECK-NEXT: vmov r3, s12
; CHECK-NEXT: vmov r2, s13
; CHECK-NEXT: adc.w r12, r12, lr
; CHECK-NEXT: adds.w lr, r4, r3
; CHECK-NEXT: vmov r3, s14
; CHECK-NEXT: adc.w r4, r12, r2
; CHECK-NEXT: vmov r2, s15
; CHECK-NEXT: adds.w r12, lr, r3
; CHECK-NEXT: adc.w r3, r4, r2
; CHECK-NEXT: vmov.u16 r2, q1[4]
; CHECK-NEXT: vmov.32 q3[0], r2
; CHECK-NEXT: vmov.u16 r2, q1[5]
; CHECK-NEXT: vmov.32 q3[1], r2
; CHECK-NEXT: vmov.u16 r2, q1[6]
; CHECK-NEXT: vmov.32 q3[2], r2
; CHECK-NEXT: vmov.u16 r2, q1[7]
; CHECK-NEXT: vmov.32 q3[3], r2
; CHECK-NEXT: vmov.u16 r2, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r2
; CHECK-NEXT: vmov.u16 r2, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r2
; CHECK-NEXT: vmov.u16 r2, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r2
; CHECK-NEXT: vmov.u16 r2, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r2
; CHECK-NEXT: vmullb.u16 q0, q1, q3
; CHECK-NEXT: vmov.f32 s4, s0
; CHECK-NEXT: vmov.f32 s6, s1
; CHECK-NEXT: vand q1, q1, q2
; CHECK-NEXT: vmov r4, s4
; CHECK-NEXT: vmov r2, s5
; CHECK-NEXT: adds.w r4, r4, r12
; CHECK-NEXT: adc.w r12, r3, r2
; CHECK-NEXT: vmov r2, s6
; CHECK-NEXT: vmov r3, s7
; CHECK-NEXT: vmov.f32 s4, s2
; CHECK-NEXT: vmov.f32 s6, s3
; CHECK-NEXT: vand q0, q1, q2
; CHECK-NEXT: adds.w lr, r4, r2
; CHECK-NEXT: vmov r2, s0
; CHECK-NEXT: vmov r4, s1
; CHECK-NEXT: adc.w r3, r3, r12
; CHECK-NEXT: adds.w r12, lr, r2
; CHECK-NEXT: vmov r2, s2
; CHECK-NEXT: adcs r3, r4
; CHECK-NEXT: vmov r4, s3
; CHECK-NEXT: adds.w r2, r2, r12
; CHECK-NEXT: adcs r3, r4
; CHECK-NEXT: adds r0, r0, r2
; CHECK-NEXT: adcs r1, r3
; CHECK-NEXT: vpop {d8, d9}
; CHECK-NEXT: pop {r4, pc}
entry: entry:
%xx = zext <8 x i16> %x to <8 x i32> %xx = zext <8 x i16> %x to <8 x i32>
%yy = zext <8 x i16> %y to <8 x i32> %yy = zext <8 x i16> %y to <8 x i32>
%m = mul <8 x i32> %xx, %yy %m = mul <8 x i32> %xx, %yy
%ma = zext <8 x i32> %m to <8 x i64> %ma = zext <8 x i32> %m to <8 x i64>
%z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %ma) %z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %ma)
%r = add i64 %z, %a %r = add i64 %z, %a
ret i64 %r ret i64 %r
} }
define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_acc_sext(<8 x i16> %x, <8 x i16> %y, i64 %a) { define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_acc_sext(<8 x i16> %x, <8 x i16> %y, i64 %a) {
; CHECK-LABEL: add_v8i16_v8i32_v8i64_acc_sext: ; CHECK-LABEL: add_v8i16_v8i32_v8i64_acc_sext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .save {r4, lr} ; CHECK-NEXT: vmlalva.s16 r0, r1, q0, q1
; CHECK-NEXT: push {r4, lr} ; CHECK-NEXT: bx lr
; CHECK-NEXT: .vsave {d8, d9}
; CHECK-NEXT: vpush {d8, d9}
; CHECK-NEXT: vmov.u16 r2, q1[0]
; CHECK-NEXT: vmov.32 q2[0], r2
; CHECK-NEXT: vmov.u16 r2, q1[1]
; CHECK-NEXT: vmov.32 q2[1], r2
; CHECK-NEXT: vmov.u16 r2, q1[2]
; CHECK-NEXT: vmov.32 q2[2], r2
; CHECK-NEXT: vmov.u16 r2, q1[3]
; CHECK-NEXT: vmov.32 q2[3], r2
; CHECK-NEXT: vmov.u16 r2, q0[0]
; CHECK-NEXT: vmov.32 q3[0], r2
; CHECK-NEXT: vmov.u16 r2, q0[1]
; CHECK-NEXT: vmov.32 q3[1], r2
; CHECK-NEXT: vmov.u16 r2, q0[2]
; CHECK-NEXT: vmov.32 q3[2], r2
; CHECK-NEXT: vmov.u16 r2, q0[3]
; CHECK-NEXT: vmov.32 q3[3], r2
; CHECK-NEXT: vmullb.s16 q2, q3, q2
; CHECK-NEXT: vmov.f32 s12, s8
; CHECK-NEXT: vmov.f32 s14, s9
; CHECK-NEXT: vmov r2, s12
; CHECK-NEXT: vmov.32 q4[0], r2
; CHECK-NEXT: asrs r2, r2, #31
; CHECK-NEXT: vmov.32 q4[1], r2
; CHECK-NEXT: vmov r2, s14
; CHECK-NEXT: vmov.32 q4[2], r2
; CHECK-NEXT: vmov.f32 s12, s10
; CHECK-NEXT: vmov.f32 s14, s11
; CHECK-NEXT: asrs r3, r2, #31
; CHECK-NEXT: vmov.32 q4[3], r3
; CHECK-NEXT: vmov lr, s18
; CHECK-NEXT: vmov r3, s16
; CHECK-NEXT: vmov r12, s17
; CHECK-NEXT: adds.w lr, lr, r3
; CHECK-NEXT: adc.w r12, r12, r2, asr #31
; CHECK-NEXT: vmov r2, s12
; CHECK-NEXT: vmov.32 q2[0], r2
; CHECK-NEXT: asrs r2, r2, #31
; CHECK-NEXT: vmov.32 q2[1], r2
; CHECK-NEXT: vmov r2, s14
; CHECK-NEXT: vmov.32 q2[2], r2
; CHECK-NEXT: asrs r3, r2, #31
; CHECK-NEXT: vmov.32 q2[3], r3
; CHECK-NEXT: vmov r4, s8
; CHECK-NEXT: vmov r3, s9
; CHECK-NEXT: adds.w r4, r4, lr
; CHECK-NEXT: adc.w lr, r12, r3
; CHECK-NEXT: vmov r3, s10
; CHECK-NEXT: adds.w r12, r4, r3
; CHECK-NEXT: adc.w lr, lr, r2, asr #31
; CHECK-NEXT: vmov.u16 r2, q1[4]
; CHECK-NEXT: vmov.32 q2[0], r2
; CHECK-NEXT: vmov.u16 r2, q1[5]
; CHECK-NEXT: vmov.32 q2[1], r2
; CHECK-NEXT: vmov.u16 r2, q1[6]
; CHECK-NEXT: vmov.32 q2[2], r2
; CHECK-NEXT: vmov.u16 r2, q1[7]
; CHECK-NEXT: vmov.32 q2[3], r2
; CHECK-NEXT: vmov.u16 r2, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r2
; CHECK-NEXT: vmov.u16 r2, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r2
; CHECK-NEXT: vmov.u16 r2, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r2
; CHECK-NEXT: vmov.u16 r2, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r2
; CHECK-NEXT: vmullb.s16 q0, q1, q2
; CHECK-NEXT: vmov.f32 s4, s0
; CHECK-NEXT: vmov.f32 s6, s1
; CHECK-NEXT: vmov r2, s4
; CHECK-NEXT: vmov.32 q2[0], r2
; CHECK-NEXT: asrs r2, r2, #31
; CHECK-NEXT: vmov.32 q2[1], r2
; CHECK-NEXT: vmov r2, s6
; CHECK-NEXT: vmov.32 q2[2], r2
; CHECK-NEXT: vmov.f32 s4, s2
; CHECK-NEXT: vmov.f32 s6, s3
; CHECK-NEXT: asrs r4, r2, #31
; CHECK-NEXT: vmov.32 q2[3], r4
; CHECK-NEXT: vmov r3, s8
; CHECK-NEXT: vmov r4, s9
; CHECK-NEXT: adds.w r12, r12, r3
; CHECK-NEXT: vmov r3, s10
; CHECK-NEXT: adc.w r4, r4, lr
; CHECK-NEXT: adds.w r3, r3, r12
; CHECK-NEXT: adc.w r2, r4, r2, asr #31
; CHECK-NEXT: vmov r4, s4
; CHECK-NEXT: adds r3, r3, r4
; CHECK-NEXT: adc.w r2, r2, r4, asr #31
; CHECK-NEXT: vmov r4, s6
; CHECK-NEXT: adds r3, r3, r4
; CHECK-NEXT: adc.w r2, r2, r4, asr #31
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: vpop {d8, d9}
; CHECK-NEXT: pop {r4, pc}
entry: entry:
%xx = sext <8 x i16> %x to <8 x i32> %xx = sext <8 x i16> %x to <8 x i32>
%yy = sext <8 x i16> %y to <8 x i32> %yy = sext <8 x i16> %y to <8 x i32>
%m = mul <8 x i32> %xx, %yy %m = mul <8 x i32> %xx, %yy
%ma = sext <8 x i32> %m to <8 x i64> %ma = sext <8 x i32> %m to <8 x i64>
%z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %ma) %z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %ma)
%r = add i64 %z, %a %r = add i64 %z, %a
ret i64 %r ret i64 %r
} }
define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_acc_sextzext(<8 x i16> %x, <8 x i16> %y, i64 %a) { define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_acc_sextzext(<8 x i16> %x, <8 x i16> %y, i64 %a) {
; CHECK-LABEL: add_v8i16_v8i32_v8i64_acc_sextzext: ; CHECK-LABEL: add_v8i16_v8i32_v8i64_acc_sextzext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .save {r4, lr} ; CHECK-NEXT: .save {r4, lr}
; CHECK-NEXT: push {r4, lr} ; CHECK-NEXT: push {r4, lr}
; CHECK-NEXT: vmov.u16 r2, q0[0] ; CHECK-NEXT: vmov.u16 r2, q0[0]
; CHECK-NEXT: vmov.32 q1[0], r2 ; CHECK-NEXT: vmov.32 q1[0], r2
; CHECK-NEXT: vmov.u16 r2, q0[1] ; CHECK-NEXT: vmov.u16 r2, q0[1]
; CHECK-NEXT: vmov.32 q1[1], r2 ; CHECK-NEXT: vmov.32 q1[1], r2
; CHECK-NEXT: vmov.u16 r2, q0[2] ; CHECK-NEXT: vmov.u16 r2, q0[2]
; CHECK-NEXT: vmov.32 q1[2], r2 ; CHECK-NEXT: vmov.32 q1[2], r2
; CHECK-NEXT: vmov.u16 r2, q0[3] ; CHECK-NEXT: vmov.u16 r2, q0[3]
; CHECK-NEXT: vmov.32 q1[3], r2 ; CHECK-NEXT: vmov.32 q1[3], r2
; CHECK-NEXT: vmullb.s16 q1, q1, q1 ; CHECK-NEXT: vmullb.s16 q2, q1, q1
; CHECK-NEXT: vmov.f32 s8, s4 ; CHECK-NEXT: vmov.i64 q1, #0xffffffff
; CHECK-NEXT: vmov.f32 s10, s5 ; CHECK-NEXT: vmov.f32 s12, s8
; CHECK-NEXT: vmov r2, s8 ; CHECK-NEXT: vmov.f32 s14, s9
; CHECK-NEXT: vmov.32 q3[0], r2 ; CHECK-NEXT: vand q3, q3, q1
; CHECK-NEXT: asrs r2, r2, #31 ; CHECK-NEXT: vmov r2, s14
; CHECK-NEXT: vmov.32 q3[1], r2
; CHECK-NEXT: vmov r2, s10
; CHECK-NEXT: vmov.32 q3[2], r2
; CHECK-NEXT: vmov.f32 s8, s6
; CHECK-NEXT: vmov.f32 s10, s7
; CHECK-NEXT: asrs r3, r2, #31
; CHECK-NEXT: vmov.32 q3[3], r3
; CHECK-NEXT: vmov lr, s14
; CHECK-NEXT: vmov r3, s12 ; CHECK-NEXT: vmov r3, s12
; CHECK-NEXT: vmov r12, s13 ; CHECK-NEXT: vmov r12, s15
; CHECK-NEXT: adds.w lr, lr, r3 ; CHECK-NEXT: vmov lr, s13
; CHECK-NEXT: adc.w r12, r12, r2, asr #31 ; CHECK-NEXT: vmov.f32 s12, s10
; CHECK-NEXT: vmov r2, s8 ; CHECK-NEXT: vmov.f32 s14, s11
; CHECK-NEXT: vmov.32 q1[0], r2 ; CHECK-NEXT: vand q2, q3, q1
; CHECK-NEXT: asrs r2, r2, #31 ; CHECK-NEXT: adds r4, r3, r2
; CHECK-NEXT: vmov.32 q1[1], r2 ; CHECK-NEXT: vmov r3, s8
; CHECK-NEXT: vmov r2, s9
; CHECK-NEXT: adc.w r12, r12, lr
; CHECK-NEXT: adds r3, r3, r4
; CHECK-NEXT: vmov r4, s11
; CHECK-NEXT: adc.w r12, r12, r2
; CHECK-NEXT: vmov r2, s10 ; CHECK-NEXT: vmov r2, s10
; CHECK-NEXT: vmov.32 q1[2], r2 ; CHECK-NEXT: adds.w lr, r3, r2
; CHECK-NEXT: asrs r3, r2, #31 ; CHECK-NEXT: adc.w r3, r12, r4
; CHECK-NEXT: vmov.32 q1[3], r3 ; CHECK-NEXT: vmov.u16 r4, q0[4]
; CHECK-NEXT: vmov r4, s4 ; CHECK-NEXT: vmov.32 q2[0], r4
; CHECK-NEXT: vmov r3, s5 ; CHECK-NEXT: vmov.u16 r4, q0[5]
; CHECK-NEXT: adds.w r4, r4, lr ; CHECK-NEXT: vmov.32 q2[1], r4
; CHECK-NEXT: adc.w lr, r12, r3 ; CHECK-NEXT: vmov.u16 r4, q0[6]
; CHECK-NEXT: vmov r3, s6 ; CHECK-NEXT: vmov.32 q2[2], r4
; CHECK-NEXT: adds.w r12, r4, r3 ; CHECK-NEXT: vmov.u16 r4, q0[7]
; CHECK-NEXT: adc.w lr, lr, r2, asr #31
; CHECK-NEXT: vmov.u16 r2, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r2
; CHECK-NEXT: vmov.u16 r2, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r2
; CHECK-NEXT: vmov.u16 r2, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r2
; CHECK-NEXT: vmov.u16 r2, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r2
; CHECK-NEXT: vmullb.s16 q0, q1, q1
; CHECK-NEXT: vmov.f32 s4, s0
; CHECK-NEXT: vmov.f32 s6, s1
; CHECK-NEXT: vmov r2, s4
; CHECK-NEXT: vmov.32 q2[0], r2
; CHECK-NEXT: asrs r2, r2, #31
; CHECK-NEXT: vmov.32 q2[1], r2
; CHECK-NEXT: vmov r2, s6
; CHECK-NEXT: vmov.32 q2[2], r2
; CHECK-NEXT: vmov.f32 s4, s2
; CHECK-NEXT: vmov.f32 s6, s3
; CHECK-NEXT: asrs r4, r2, #31
; CHECK-NEXT: vmov.32 q2[3], r4 ; CHECK-NEXT: vmov.32 q2[3], r4
; CHECK-NEXT: vmov r3, s8 ; CHECK-NEXT: vmullb.s16 q0, q2, q2
; CHECK-NEXT: vmov.f32 s8, s0
; CHECK-NEXT: vmov.f32 s10, s1
; CHECK-NEXT: vand q2, q2, q1
; CHECK-NEXT: vmov r2, s8
; CHECK-NEXT: vmov r4, s9 ; CHECK-NEXT: vmov r4, s9
; CHECK-NEXT: adds.w r12, r12, r3 ; CHECK-NEXT: adds.w r12, lr, r2
; CHECK-NEXT: vmov r3, s10 ; CHECK-NEXT: vmov r2, s10
; CHECK-NEXT: adc.w r4, r4, lr ; CHECK-NEXT: adcs r3, r4
; CHECK-NEXT: adds.w r3, r3, r12 ; CHECK-NEXT: vmov r4, s11
; CHECK-NEXT: adc.w r2, r4, r2, asr #31 ; CHECK-NEXT: vmov.f32 s8, s2
; CHECK-NEXT: vmov r4, s4 ; CHECK-NEXT: vmov.f32 s10, s3
; CHECK-NEXT: adds r3, r3, r4 ; CHECK-NEXT: vand q0, q2, q1
; CHECK-NEXT: adc.w r2, r2, r4, asr #31 ; CHECK-NEXT: adds.w r12, r12, r2
; CHECK-NEXT: vmov r4, s6 ; CHECK-NEXT: vmov r2, s0
; CHECK-NEXT: adds r3, r3, r4 ; CHECK-NEXT: adcs r3, r4
; CHECK-NEXT: adc.w r2, r2, r4, asr #31 ; CHECK-NEXT: vmov r4, s1
; CHECK-NEXT: adds r0, r0, r3 ; CHECK-NEXT: adds.w r12, r12, r2
; CHECK-NEXT: adcs r1, r2 ; CHECK-NEXT: vmov r2, s2
; CHECK-NEXT: adcs r3, r4
; CHECK-NEXT: vmov r4, s3
; CHECK-NEXT: adds.w r2, r2, r12
; CHECK-NEXT: adcs r3, r4
; CHECK-NEXT: adds r0, r0, r2
; CHECK-NEXT: adcs r1, r3
; CHECK-NEXT: pop {r4, pc} ; CHECK-NEXT: pop {r4, pc}
entry: entry:
%xx = sext <8 x i16> %x to <8 x i32> %xx = sext <8 x i16> %x to <8 x i32>
%m = mul <8 x i32> %xx, %xx %m = mul <8 x i32> %xx, %xx
%ma = sext <8 x i32> %m to <8 x i64> %ma = zext <8 x i32> %m to <8 x i64>
%z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %ma) %z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %ma)
%r = add i64 %z, %a %r = add i64 %z, %a
ret i64 %r ret i64 %r
} }
define arm_aapcs_vfpcc i64 @add_v2i16_v2i64_acc_zext(<2 x i16> %x, <2 x i16> %y, i64 %a) { define arm_aapcs_vfpcc i64 @add_v2i16_v2i64_acc_zext(<2 x i16> %x, <2 x i16> %y, i64 %a) {
; CHECK-LABEL: add_v2i16_v2i64_acc_zext: ; CHECK-LABEL: add_v2i16_v2i64_acc_zext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
▲ Show 20 Lines • Show All 73 Lines • ▼ Show 20 Linesentry:
%z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %m) %z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %m)
%r = add i32 %z, %a %r = add i32 %z, %a
ret i32 %r ret i32 %r
} }
define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_acc_zext(<16 x i8> %x, <16 x i8> %y, i32 %a) { define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_acc_zext(<16 x i8> %x, <16 x i8> %y, i32 %a) {
; CHECK-LABEL: add_v16i8_v16i16_v16i32_acc_zext: ; CHECK-LABEL: add_v16i8_v16i16_v16i32_acc_zext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .vsave {d8, d9} ; CHECK-NEXT: vmlava.u8 r0, q0, q1
; CHECK-NEXT: vpush {d8, d9}
; CHECK-NEXT: vmov.u8 r1, q1[8]
; CHECK-NEXT: vmov.16 q2[0], r1
; CHECK-NEXT: vmov.u8 r1, q1[9]
; CHECK-NEXT: vmov.16 q2[1], r1
; CHECK-NEXT: vmov.u8 r1, q1[10]
; CHECK-NEXT: vmov.16 q2[2], r1
; CHECK-NEXT: vmov.u8 r1, q1[11]
; CHECK-NEXT: vmov.16 q2[3], r1
; CHECK-NEXT: vmov.u8 r1, q1[12]
; CHECK-NEXT: vmov.16 q2[4], r1
; CHECK-NEXT: vmov.u8 r1, q1[13]
; CHECK-NEXT: vmov.16 q2[5], r1
; CHECK-NEXT: vmov.u8 r1, q1[14]
; CHECK-NEXT: vmov.16 q2[6], r1
; CHECK-NEXT: vmov.u8 r1, q1[15]
; CHECK-NEXT: vmov.16 q2[7], r1
; CHECK-NEXT: vmov.u8 r1, q0[8]
; CHECK-NEXT: vmov.16 q3[0], r1
; CHECK-NEXT: vmov.u8 r1, q0[9]
; CHECK-NEXT: vmov.16 q3[1], r1
; CHECK-NEXT: vmov.u8 r1, q0[10]
; CHECK-NEXT: vmov.16 q3[2], r1
; CHECK-NEXT: vmov.u8 r1, q0[11]
; CHECK-NEXT: vmov.16 q3[3], r1
; CHECK-NEXT: vmov.u8 r1, q0[12]
; CHECK-NEXT: vmov.16 q3[4], r1
; CHECK-NEXT: vmov.u8 r1, q0[13]
; CHECK-NEXT: vmov.16 q3[5], r1
; CHECK-NEXT: vmov.u8 r1, q0[14]
; CHECK-NEXT: vmov.16 q3[6], r1
; CHECK-NEXT: vmov.u8 r1, q0[15]
; CHECK-NEXT: vmov.16 q3[7], r1
; CHECK-NEXT: vmullb.u8 q2, q3, q2
; CHECK-NEXT: vmov.u16 r1, q2[4]
; CHECK-NEXT: vmov.32 q3[0], r1
; CHECK-NEXT: vmov.u16 r1, q2[5]
; CHECK-NEXT: vmov.32 q3[1], r1
; CHECK-NEXT: vmov.u16 r1, q2[6]
; CHECK-NEXT: vmov.32 q3[2], r1
; CHECK-NEXT: vmov.u16 r1, q2[7]
; CHECK-NEXT: vmov.32 q3[3], r1
; CHECK-NEXT: vmov.u8 r1, q1[0]
; CHECK-NEXT: vmov.16 q4[0], r1
; CHECK-NEXT: vmov.u8 r1, q1[1]
; CHECK-NEXT: vmov.16 q4[1], r1
; CHECK-NEXT: vmov.u8 r1, q1[2]
; CHECK-NEXT: vmov.16 q4[2], r1
; CHECK-NEXT: vmov.u8 r1, q1[3]
; CHECK-NEXT: vmov.16 q4[3], r1
; CHECK-NEXT: vmov.u8 r1, q1[4]
; CHECK-NEXT: vmov.16 q4[4], r1
; CHECK-NEXT: vmov.u8 r1, q1[5]
; CHECK-NEXT: vmov.16 q4[5], r1
; CHECK-NEXT: vmov.u8 r1, q1[6]
; CHECK-NEXT: vmov.16 q4[6], r1
; CHECK-NEXT: vmov.u8 r1, q1[7]
; CHECK-NEXT: vmov.16 q4[7], r1
; CHECK-NEXT: vmov.u8 r1, q0[0]
; CHECK-NEXT: vmov.16 q1[0], r1
; CHECK-NEXT: vmov.u8 r1, q0[1]
; CHECK-NEXT: vmov.16 q1[1], r1
; CHECK-NEXT: vmov.u8 r1, q0[2]
; CHECK-NEXT: vmov.16 q1[2], r1
; CHECK-NEXT: vmov.u8 r1, q0[3]
; CHECK-NEXT: vmov.16 q1[3], r1
; CHECK-NEXT: vmov.u8 r1, q0[4]
; CHECK-NEXT: vmov.16 q1[4], r1
; CHECK-NEXT: vmov.u8 r1, q0[5]
; CHECK-NEXT: vmov.16 q1[5], r1
; CHECK-NEXT: vmov.u8 r1, q0[6]
; CHECK-NEXT: vmov.16 q1[6], r1
; CHECK-NEXT: vmov.u8 r1, q0[7]
; CHECK-NEXT: vmov.16 q1[7], r1
; CHECK-NEXT: vmovlb.u16 q3, q3
; CHECK-NEXT: vmullb.u8 q0, q1, q4
; CHECK-NEXT: vmov.u16 r1, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r1
; CHECK-NEXT: vmov.u16 r1, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r1
; CHECK-NEXT: vmov.u16 r1, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r1
; CHECK-NEXT: vmov.u16 r1, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r1
; CHECK-NEXT: vmov.u16 r1, q2[0]
; CHECK-NEXT: vmovlb.u16 q1, q1
; CHECK-NEXT: vadd.i32 q1, q1, q3
; CHECK-NEXT: vmov.32 q3[0], r1
; CHECK-NEXT: vmov.u16 r1, q2[1]
; CHECK-NEXT: vmov.32 q3[1], r1
; CHECK-NEXT: vmov.u16 r1, q2[2]
; CHECK-NEXT: vmov.32 q3[2], r1
; CHECK-NEXT: vmov.u16 r1, q2[3]
; CHECK-NEXT: vmov.32 q3[3], r1
; CHECK-NEXT: vmov.u16 r1, q0[0]
; CHECK-NEXT: vmovlb.u16 q2, q3
; CHECK-NEXT: vmov.32 q3[0], r1
; CHECK-NEXT: vmov.u16 r1, q0[1]
; CHECK-NEXT: vmov.32 q3[1], r1
; CHECK-NEXT: vmov.u16 r1, q0[2]
; CHECK-NEXT: vmov.32 q3[2], r1
; CHECK-NEXT: vmov.u16 r1, q0[3]
; CHECK-NEXT: vmov.32 q3[3], r1
; CHECK-NEXT: vmovlb.u16 q0, q3
; CHECK-NEXT: vadd.i32 q0, q0, q2
; CHECK-NEXT: vadd.i32 q0, q0, q1
; CHECK-NEXT: vaddva.u32 r0, q0
; CHECK-NEXT: vpop {d8, d9}
; CHECK-NEXT: bx lr ; CHECK-NEXT: bx lr
entry: entry:
%xx = zext <16 x i8> %x to <16 x i16> %xx = zext <16 x i8> %x to <16 x i16>
%yy = zext <16 x i8> %y to <16 x i16> %yy = zext <16 x i8> %y to <16 x i16>
%m = mul <16 x i16> %xx, %yy %m = mul <16 x i16> %xx, %yy
%ma = zext <16 x i16> %m to <16 x i32> %ma = zext <16 x i16> %m to <16 x i32>
%z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %ma) %z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %ma)
%r = add i32 %z, %a %r = add i32 %z, %a
ret i32 %r ret i32 %r
} }
define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_acc_sext(<16 x i8> %x, <16 x i8> %y, i32 %a) { define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_acc_sext(<16 x i8> %x, <16 x i8> %y, i32 %a) {
; CHECK-LABEL: add_v16i8_v16i16_v16i32_acc_sext: ; CHECK-LABEL: add_v16i8_v16i16_v16i32_acc_sext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .vsave {d8, d9} ; CHECK-NEXT: vmlava.s8 r0, q0, q1
; CHECK-NEXT: vpush {d8, d9}
; CHECK-NEXT: vmov.u8 r1, q1[8]
; CHECK-NEXT: vmov.16 q2[0], r1
; CHECK-NEXT: vmov.u8 r1, q1[9]
; CHECK-NEXT: vmov.16 q2[1], r1
; CHECK-NEXT: vmov.u8 r1, q1[10]
; CHECK-NEXT: vmov.16 q2[2], r1
; CHECK-NEXT: vmov.u8 r1, q1[11]
; CHECK-NEXT: vmov.16 q2[3], r1
; CHECK-NEXT: vmov.u8 r1, q1[12]
; CHECK-NEXT: vmov.16 q2[4], r1
; CHECK-NEXT: vmov.u8 r1, q1[13]
; CHECK-NEXT: vmov.16 q2[5], r1
; CHECK-NEXT: vmov.u8 r1, q1[14]
; CHECK-NEXT: vmov.16 q2[6], r1
; CHECK-NEXT: vmov.u8 r1, q1[15]
; CHECK-NEXT: vmov.16 q2[7], r1
; CHECK-NEXT: vmov.u8 r1, q0[8]
; CHECK-NEXT: vmov.16 q3[0], r1
; CHECK-NEXT: vmov.u8 r1, q0[9]
; CHECK-NEXT: vmov.16 q3[1], r1
; CHECK-NEXT: vmov.u8 r1, q0[10]
; CHECK-NEXT: vmov.16 q3[2], r1
; CHECK-NEXT: vmov.u8 r1, q0[11]
; CHECK-NEXT: vmov.16 q3[3], r1
; CHECK-NEXT: vmov.u8 r1, q0[12]
; CHECK-NEXT: vmov.16 q3[4], r1
; CHECK-NEXT: vmov.u8 r1, q0[13]
; CHECK-NEXT: vmov.16 q3[5], r1
; CHECK-NEXT: vmov.u8 r1, q0[14]
; CHECK-NEXT: vmov.16 q3[6], r1
; CHECK-NEXT: vmov.u8 r1, q0[15]
; CHECK-NEXT: vmov.16 q3[7], r1
; CHECK-NEXT: vmullb.s8 q2, q3, q2
; CHECK-NEXT: vmov.u16 r1, q2[4]
; CHECK-NEXT: vmov.32 q3[0], r1
; CHECK-NEXT: vmov.u16 r1, q2[5]
; CHECK-NEXT: vmov.32 q3[1], r1
; CHECK-NEXT: vmov.u16 r1, q2[6]
; CHECK-NEXT: vmov.32 q3[2], r1
; CHECK-NEXT: vmov.u16 r1, q2[7]
; CHECK-NEXT: vmov.32 q3[3], r1
; CHECK-NEXT: vmov.u8 r1, q1[0]
; CHECK-NEXT: vmov.16 q4[0], r1
; CHECK-NEXT: vmov.u8 r1, q1[1]
; CHECK-NEXT: vmov.16 q4[1], r1
; CHECK-NEXT: vmov.u8 r1, q1[2]
; CHECK-NEXT: vmov.16 q4[2], r1
; CHECK-NEXT: vmov.u8 r1, q1[3]
; CHECK-NEXT: vmov.16 q4[3], r1
; CHECK-NEXT: vmov.u8 r1, q1[4]
; CHECK-NEXT: vmov.16 q4[4], r1
; CHECK-NEXT: vmov.u8 r1, q1[5]
; CHECK-NEXT: vmov.16 q4[5], r1
; CHECK-NEXT: vmov.u8 r1, q1[6]
; CHECK-NEXT: vmov.16 q4[6], r1
; CHECK-NEXT: vmov.u8 r1, q1[7]
; CHECK-NEXT: vmov.16 q4[7], r1
; CHECK-NEXT: vmov.u8 r1, q0[0]
; CHECK-NEXT: vmov.16 q1[0], r1
; CHECK-NEXT: vmov.u8 r1, q0[1]
; CHECK-NEXT: vmov.16 q1[1], r1
; CHECK-NEXT: vmov.u8 r1, q0[2]
; CHECK-NEXT: vmov.16 q1[2], r1
; CHECK-NEXT: vmov.u8 r1, q0[3]
; CHECK-NEXT: vmov.16 q1[3], r1
; CHECK-NEXT: vmov.u8 r1, q0[4]
; CHECK-NEXT: vmov.16 q1[4], r1
; CHECK-NEXT: vmov.u8 r1, q0[5]
; CHECK-NEXT: vmov.16 q1[5], r1
; CHECK-NEXT: vmov.u8 r1, q0[6]
; CHECK-NEXT: vmov.16 q1[6], r1
; CHECK-NEXT: vmov.u8 r1, q0[7]
; CHECK-NEXT: vmov.16 q1[7], r1
; CHECK-NEXT: vmovlb.s16 q3, q3
; CHECK-NEXT: vmullb.s8 q0, q1, q4
; CHECK-NEXT: vmov.u16 r1, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r1
; CHECK-NEXT: vmov.u16 r1, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r1
; CHECK-NEXT: vmov.u16 r1, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r1
; CHECK-NEXT: vmov.u16 r1, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r1
; CHECK-NEXT: vmov.u16 r1, q2[0]
; CHECK-NEXT: vmovlb.s16 q1, q1
; CHECK-NEXT: vadd.i32 q1, q1, q3
; CHECK-NEXT: vmov.32 q3[0], r1
; CHECK-NEXT: vmov.u16 r1, q2[1]
; CHECK-NEXT: vmov.32 q3[1], r1
; CHECK-NEXT: vmov.u16 r1, q2[2]
; CHECK-NEXT: vmov.32 q3[2], r1
; CHECK-NEXT: vmov.u16 r1, q2[3]
; CHECK-NEXT: vmov.32 q3[3], r1
; CHECK-NEXT: vmov.u16 r1, q0[0]
; CHECK-NEXT: vmovlb.s16 q2, q3
; CHECK-NEXT: vmov.32 q3[0], r1
; CHECK-NEXT: vmov.u16 r1, q0[1]
; CHECK-NEXT: vmov.32 q3[1], r1
; CHECK-NEXT: vmov.u16 r1, q0[2]
; CHECK-NEXT: vmov.32 q3[2], r1
; CHECK-NEXT: vmov.u16 r1, q0[3]
; CHECK-NEXT: vmov.32 q3[3], r1
; CHECK-NEXT: vmovlb.s16 q0, q3
; CHECK-NEXT: vadd.i32 q0, q0, q2
; CHECK-NEXT: vadd.i32 q0, q0, q1
; CHECK-NEXT: vaddva.u32 r0, q0
; CHECK-NEXT: vpop {d8, d9}
; CHECK-NEXT: bx lr ; CHECK-NEXT: bx lr
entry: entry:
%xx = sext <16 x i8> %x to <16 x i16> %xx = sext <16 x i8> %x to <16 x i16>
%yy = sext <16 x i8> %y to <16 x i16> %yy = sext <16 x i8> %y to <16 x i16>
%m = mul <16 x i16> %xx, %yy %m = mul <16 x i16> %xx, %yy
%ma = sext <16 x i16> %m to <16 x i32> %ma = sext <16 x i16> %m to <16 x i32>
%z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %ma) %z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %ma)
%r = add i32 %z, %a %r = add i32 %z, %a
▲ Show 20 Lines • Show All 690 Lines • Show Last 20 Lines

llvm/test/CodeGen/Thumb2/mve-vecreduce-mlapred.ll

Show First 20 Lines • Show All 233 Lines • ▼ Show 20 Linesentry:
%s = select <8 x i1> %c, <8 x i64> %m, <8 x i64> zeroinitializer %s = select <8 x i1> %c, <8 x i64> %m, <8 x i64> zeroinitializer
%z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %s) %z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %s)
ret i64 %z ret i64 %z
} }
define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_zext(<8 x i16> %x, <8 x i16> %y, <8 x i16> %b) { define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_zext(<8 x i16> %x, <8 x i16> %y, <8 x i16> %b) {
; CHECK-LABEL: add_v8i16_v8i32_v8i64_zext: ; CHECK-LABEL: add_v8i16_v8i32_v8i64_zext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .save {r7, lr} ; CHECK-NEXT: vpt.i16 eq, q2, zr
; CHECK-NEXT: push {r7, lr} ; CHECK-NEXT: vmlalvt.u16 r0, r1, q0, q1
; CHECK-NEXT: .vsave {d8, d9, d10, d11, d12, d13} ; CHECK-NEXT: bx lr
; CHECK-NEXT: vpush {d8, d9, d10, d11, d12, d13}
; CHECK-NEXT: vmov.i8 q3, #0x0
; CHECK-NEXT: vmov.i8 q4, #0xff
; CHECK-NEXT: vcmp.i16 eq, q2, zr
; CHECK-NEXT: vpsel q3, q4, q3
; CHECK-NEXT: vmov.u16 r0, q3[0]
; CHECK-NEXT: vmov.32 q2[0], r0
; CHECK-NEXT: vmov.u16 r0, q3[1]
; CHECK-NEXT: vmov.32 q2[1], r0
; CHECK-NEXT: vmov.u16 r0, q3[2]
; CHECK-NEXT: vmov.32 q2[2], r0
; CHECK-NEXT: vmov.u16 r0, q3[3]
; CHECK-NEXT: vmov.32 q2[3], r0
; CHECK-NEXT: vcmp.i32 ne, q2, zr
; CHECK-NEXT: vmrs r12, p0
; CHECK-NEXT: and r1, r12, #1
; CHECK-NEXT: rsbs r1, r1, #0
; CHECK-NEXT: vmov.32 q4[0], r1
; CHECK-NEXT: vmov.32 q4[1], r1
; CHECK-NEXT: ubfx r1, r12, #4, #1
; CHECK-NEXT: rsbs r1, r1, #0
; CHECK-NEXT: vmov.32 q4[2], r1
; CHECK-NEXT: vmov.32 q4[3], r1
; CHECK-NEXT: vmov.u16 r1, q1[0]
; CHECK-NEXT: vmov.32 q2[0], r1
; CHECK-NEXT: vmov.u16 r1, q1[1]
; CHECK-NEXT: vmov.32 q2[1], r1
; CHECK-NEXT: vmov.u16 r1, q1[2]
; CHECK-NEXT: vmov.32 q2[2], r1
; CHECK-NEXT: vmov.u16 r1, q1[3]
; CHECK-NEXT: vmov.32 q2[3], r1
; CHECK-NEXT: vmov.u16 r1, q0[0]
; CHECK-NEXT: vmov.32 q5[0], r1
; CHECK-NEXT: vmov.u16 r1, q0[1]
; CHECK-NEXT: vmov.32 q5[1], r1
; CHECK-NEXT: vmov.u16 r1, q0[2]
; CHECK-NEXT: vmov.32 q5[2], r1
; CHECK-NEXT: vmov.u16 r1, q0[3]
; CHECK-NEXT: vmov.32 q5[3], r1
; CHECK-NEXT: vmullb.u16 q5, q5, q2
; CHECK-NEXT: vmov.i64 q2, #0xffffffff
; CHECK-NEXT: vmov.f32 s24, s20
; CHECK-NEXT: vmov.f32 s26, s21
; CHECK-NEXT: vand q6, q6, q2
; CHECK-NEXT: vand q4, q6, q4
; CHECK-NEXT: vmov.f32 s24, s22
; CHECK-NEXT: vmov r3, s18
; CHECK-NEXT: vmov r0, s16
; CHECK-NEXT: vmov r1, s19
; CHECK-NEXT: vmov r2, s17
; CHECK-NEXT: vmov.f32 s26, s23
; CHECK-NEXT: vand q5, q6, q2
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: ubfx r2, r12, #8, #1
; CHECK-NEXT: rsbs r2, r2, #0
; CHECK-NEXT: vmov.32 q4[0], r2
; CHECK-NEXT: vmov.32 q4[1], r2
; CHECK-NEXT: ubfx r2, r12, #12, #1
; CHECK-NEXT: rsbs r2, r2, #0
; CHECK-NEXT: vmov.32 q4[2], r2
; CHECK-NEXT: vmov.32 q4[3], r2
; CHECK-NEXT: vand q4, q5, q4
; CHECK-NEXT: vmov r3, s16
; CHECK-NEXT: vmov r2, s17
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: vmov r3, s18
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: vmov r2, s19
; CHECK-NEXT: adds.w r12, r0, r3
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: vmov.u16 r2, q3[4]
; CHECK-NEXT: vmov.32 q4[0], r2
; CHECK-NEXT: vmov.u16 r2, q3[5]
; CHECK-NEXT: vmov.32 q4[1], r2
; CHECK-NEXT: vmov.u16 r2, q3[6]
; CHECK-NEXT: vmov.32 q4[2], r2
; CHECK-NEXT: vmov.u16 r2, q3[7]
; CHECK-NEXT: vmov.32 q4[3], r2
; CHECK-NEXT: vcmp.i32 ne, q4, zr
; CHECK-NEXT: vmrs lr, p0
; CHECK-NEXT: and r3, lr, #1
; CHECK-NEXT: rsbs r3, r3, #0
; CHECK-NEXT: vmov.32 q3[0], r3
; CHECK-NEXT: vmov.32 q3[1], r3
; CHECK-NEXT: ubfx r3, lr, #4, #1
; CHECK-NEXT: rsbs r3, r3, #0
; CHECK-NEXT: vmov.32 q3[2], r3
; CHECK-NEXT: vmov.32 q3[3], r3
; CHECK-NEXT: vmov.u16 r3, q1[4]
; CHECK-NEXT: vmov.32 q4[0], r3
; CHECK-NEXT: vmov.u16 r3, q1[5]
; CHECK-NEXT: vmov.32 q4[1], r3
; CHECK-NEXT: vmov.u16 r3, q1[6]
; CHECK-NEXT: vmov.32 q4[2], r3
; CHECK-NEXT: vmov.u16 r3, q1[7]
; CHECK-NEXT: vmov.32 q4[3], r3
; CHECK-NEXT: vmov.u16 r3, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r3
; CHECK-NEXT: vmov.u16 r3, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r3
; CHECK-NEXT: vmov.u16 r3, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r3
; CHECK-NEXT: vmov.u16 r3, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r3
; CHECK-NEXT: vmullb.u16 q0, q1, q4
; CHECK-NEXT: vmov.f32 s4, s0
; CHECK-NEXT: vmov.f32 s6, s1
; CHECK-NEXT: vand q1, q1, q2
; CHECK-NEXT: vand q1, q1, q3
; CHECK-NEXT: vmov.f32 s12, s2
; CHECK-NEXT: vmov r0, s4
; CHECK-NEXT: vmov r3, s5
; CHECK-NEXT: vmov r2, s6
; CHECK-NEXT: vmov.f32 s14, s3
; CHECK-NEXT: vand q0, q3, q2
; CHECK-NEXT: adds.w r0, r0, r12
; CHECK-NEXT: adcs r1, r3
; CHECK-NEXT: vmov r3, s7
; CHECK-NEXT: adds r0, r0, r2
; CHECK-NEXT: ubfx r2, lr, #8, #1
; CHECK-NEXT: rsb.w r2, r2, #0
; CHECK-NEXT: vmov.32 q1[0], r2
; CHECK-NEXT: vmov.32 q1[1], r2
; CHECK-NEXT: ubfx r2, lr, #12, #1
; CHECK-NEXT: rsb.w r2, r2, #0
; CHECK-NEXT: vmov.32 q1[2], r2
; CHECK-NEXT: vmov.32 q1[3], r2
; CHECK-NEXT: vand q0, q0, q1
; CHECK-NEXT: vmov r2, s1
; CHECK-NEXT: adcs r1, r3
; CHECK-NEXT: vmov r3, s0
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: vmov r3, s2
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: vmov r2, s3
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: vpop {d8, d9, d10, d11, d12, d13}
; CHECK-NEXT: pop {r7, pc}
entry: entry:
%c = icmp eq <8 x i16> %b, zeroinitializer %c = icmp eq <8 x i16> %b, zeroinitializer
%xx = zext <8 x i16> %x to <8 x i32> %xx = zext <8 x i16> %x to <8 x i32>
%yy = zext <8 x i16> %y to <8 x i32> %yy = zext <8 x i16> %y to <8 x i32>
%m = mul <8 x i32> %xx, %yy %m = mul <8 x i32> %xx, %yy
%ma = zext <8 x i32> %m to <8 x i64> %ma = zext <8 x i32> %m to <8 x i64>
%s = select <8 x i1> %c, <8 x i64> %ma, <8 x i64> zeroinitializer %s = select <8 x i1> %c, <8 x i64> %ma, <8 x i64> zeroinitializer
%z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %s) %z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %s)
ret i64 %z ret i64 %z
} }
define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_sext(<8 x i16> %x, <8 x i16> %y, <8 x i16> %b) { define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_sext(<8 x i16> %x, <8 x i16> %y, <8 x i16> %b) {
; CHECK-LABEL: add_v8i16_v8i32_v8i64_sext: ; CHECK-LABEL: add_v8i16_v8i32_v8i64_sext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .vsave {d8, d9, d10, d11, d12, d13} ; CHECK-NEXT: vpt.i16 eq, q2, zr
; CHECK-NEXT: vpush {d8, d9, d10, d11, d12, d13} ; CHECK-NEXT: vmlalvt.s16 r0, r1, q0, q1
; CHECK-NEXT: vmov.u16 r0, q1[0]
; CHECK-NEXT: vmov.i8 q6, #0xff
; CHECK-NEXT: vmov.32 q3[0], r0
; CHECK-NEXT: vmov.u16 r0, q1[1]
; CHECK-NEXT: vmov.32 q3[1], r0
; CHECK-NEXT: vmov.u16 r0, q1[2]
; CHECK-NEXT: vmov.32 q3[2], r0
; CHECK-NEXT: vmov.u16 r0, q1[3]
; CHECK-NEXT: vmov.32 q3[3], r0
; CHECK-NEXT: vmov.u16 r0, q0[0]
; CHECK-NEXT: vmov.32 q4[0], r0
; CHECK-NEXT: vmov.u16 r0, q0[1]
; CHECK-NEXT: vmov.32 q4[1], r0
; CHECK-NEXT: vmov.u16 r0, q0[2]
; CHECK-NEXT: vmov.32 q4[2], r0
; CHECK-NEXT: vmov.u16 r0, q0[3]
; CHECK-NEXT: vmov.32 q4[3], r0
; CHECK-NEXT: vcmp.i16 eq, q2, zr
; CHECK-NEXT: vmullb.s16 q3, q4, q3
; CHECK-NEXT: vmov.f32 s20, s12
; CHECK-NEXT: vmov.f32 s22, s13
; CHECK-NEXT: vmov r0, s20
; CHECK-NEXT: vmov.32 q4[0], r0
; CHECK-NEXT: asrs r0, r0, #31
; CHECK-NEXT: vmov.32 q4[1], r0
; CHECK-NEXT: vmov r0, s22
; CHECK-NEXT: vmov.i8 q5, #0x0
; CHECK-NEXT: vmov.32 q4[2], r0
; CHECK-NEXT: vpsel q2, q6, q5
; CHECK-NEXT: asrs r0, r0, #31
; CHECK-NEXT: vmov.32 q4[3], r0
; CHECK-NEXT: vmov.u16 r0, q2[0]
; CHECK-NEXT: vmov.32 q5[0], r0
; CHECK-NEXT: vmov.u16 r0, q2[1]
; CHECK-NEXT: vmov.32 q5[1], r0
; CHECK-NEXT: vmov.u16 r0, q2[2]
; CHECK-NEXT: vmov.32 q5[2], r0
; CHECK-NEXT: vmov.u16 r0, q2[3]
; CHECK-NEXT: vmov.32 q5[3], r0
; CHECK-NEXT: vcmp.i32 ne, q5, zr
; CHECK-NEXT: vmrs r0, p0
; CHECK-NEXT: and r1, r0, #1
; CHECK-NEXT: rsbs r1, r1, #0
; CHECK-NEXT: vmov.32 q5[0], r1
; CHECK-NEXT: vmov.32 q5[1], r1
; CHECK-NEXT: ubfx r1, r0, #4, #1
; CHECK-NEXT: rsbs r1, r1, #0
; CHECK-NEXT: vmov.32 q5[2], r1
; CHECK-NEXT: vmov.32 q5[3], r1
; CHECK-NEXT: vand q4, q4, q5
; CHECK-NEXT: vmov r1, s18
; CHECK-NEXT: vmov r2, s16
; CHECK-NEXT: vmov r12, s19
; CHECK-NEXT: vmov r3, s17
; CHECK-NEXT: vmov.f32 s16, s14
; CHECK-NEXT: vmov.f32 s18, s15
; CHECK-NEXT: adds r1, r1, r2
; CHECK-NEXT: adc.w r2, r3, r12
; CHECK-NEXT: vmov r3, s16
; CHECK-NEXT: vmov.32 q3[0], r3
; CHECK-NEXT: asrs r3, r3, #31
; CHECK-NEXT: vmov.32 q3[1], r3
; CHECK-NEXT: vmov r3, s18
; CHECK-NEXT: vmov.32 q3[2], r3
; CHECK-NEXT: asrs r3, r3, #31
; CHECK-NEXT: vmov.32 q3[3], r3
; CHECK-NEXT: ubfx r3, r0, #8, #1
; CHECK-NEXT: rsbs r3, r3, #0
; CHECK-NEXT: ubfx r0, r0, #12, #1
; CHECK-NEXT: vmov.32 q4[0], r3
; CHECK-NEXT: rsbs r0, r0, #0
; CHECK-NEXT: vmov.32 q4[1], r3
; CHECK-NEXT: vmov.32 q4[2], r0
; CHECK-NEXT: vmov.32 q4[3], r0
; CHECK-NEXT: vand q3, q3, q4
; CHECK-NEXT: vmov r3, s12
; CHECK-NEXT: vmov r0, s13
; CHECK-NEXT: adds r1, r1, r3
; CHECK-NEXT: vmov r3, s15
; CHECK-NEXT: adcs r2, r0
; CHECK-NEXT: vmov r0, s14
; CHECK-NEXT: adds.w r12, r1, r0
; CHECK-NEXT: adc.w r1, r2, r3
; CHECK-NEXT: vmov.u16 r2, q1[4]
; CHECK-NEXT: vmov.32 q3[0], r2
; CHECK-NEXT: vmov.u16 r2, q1[5]
; CHECK-NEXT: vmov.32 q3[1], r2
; CHECK-NEXT: vmov.u16 r2, q1[6]
; CHECK-NEXT: vmov.32 q3[2], r2
; CHECK-NEXT: vmov.u16 r2, q1[7]
; CHECK-NEXT: vmov.32 q3[3], r2
; CHECK-NEXT: vmov.u16 r2, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r2
; CHECK-NEXT: vmov.u16 r2, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r2
; CHECK-NEXT: vmov.u16 r2, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r2
; CHECK-NEXT: vmov.u16 r2, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r2
; CHECK-NEXT: vmullb.s16 q0, q1, q3
; CHECK-NEXT: vmov.f32 s12, s0
; CHECK-NEXT: vmov.f32 s14, s1
; CHECK-NEXT: vmov r2, s12
; CHECK-NEXT: vmov.32 q1[0], r2
; CHECK-NEXT: asrs r2, r2, #31
; CHECK-NEXT: vmov.32 q1[1], r2
; CHECK-NEXT: vmov r2, s14
; CHECK-NEXT: vmov.32 q1[2], r2
; CHECK-NEXT: asrs r2, r2, #31
; CHECK-NEXT: vmov.32 q1[3], r2
; CHECK-NEXT: vmov.u16 r2, q2[4]
; CHECK-NEXT: vmov.32 q3[0], r2
; CHECK-NEXT: vmov.u16 r2, q2[5]
; CHECK-NEXT: vmov.32 q3[1], r2
; CHECK-NEXT: vmov.u16 r2, q2[6]
; CHECK-NEXT: vmov.32 q3[2], r2
; CHECK-NEXT: vmov.u16 r2, q2[7]
; CHECK-NEXT: vmov.32 q3[3], r2
; CHECK-NEXT: vcmp.i32 ne, q3, zr
; CHECK-NEXT: vmrs r2, p0
; CHECK-NEXT: and r3, r2, #1
; CHECK-NEXT: rsbs r3, r3, #0
; CHECK-NEXT: vmov.32 q2[0], r3
; CHECK-NEXT: vmov.32 q2[1], r3
; CHECK-NEXT: ubfx r3, r2, #4, #1
; CHECK-NEXT: rsbs r3, r3, #0
; CHECK-NEXT: vmov.32 q2[2], r3
; CHECK-NEXT: vmov.32 q2[3], r3
; CHECK-NEXT: vand q1, q1, q2
; CHECK-NEXT: vmov r0, s4
; CHECK-NEXT: vmov r3, s5
; CHECK-NEXT: adds.w r12, r12, r0
; CHECK-NEXT: vmov r0, s6
; CHECK-NEXT: adcs r1, r3
; CHECK-NEXT: vmov r3, s7
; CHECK-NEXT: vmov.f32 s4, s2
; CHECK-NEXT: vmov.f32 s6, s3
; CHECK-NEXT: adds.w r0, r0, r12
; CHECK-NEXT: adcs r1, r3
; CHECK-NEXT: vmov r3, s4
; CHECK-NEXT: vmov.32 q0[0], r3
; CHECK-NEXT: asrs r3, r3, #31
; CHECK-NEXT: vmov.32 q0[1], r3
; CHECK-NEXT: vmov r3, s6
; CHECK-NEXT: vmov.32 q0[2], r3
; CHECK-NEXT: asrs r3, r3, #31
; CHECK-NEXT: vmov.32 q0[3], r3
; CHECK-NEXT: ubfx r3, r2, #8, #1
; CHECK-NEXT: rsbs r3, r3, #0
; CHECK-NEXT: ubfx r2, r2, #12, #1
; CHECK-NEXT: vmov.32 q1[0], r3
; CHECK-NEXT: rsbs r2, r2, #0
; CHECK-NEXT: vmov.32 q1[1], r3
; CHECK-NEXT: vmov.32 q1[2], r2
; CHECK-NEXT: vmov.32 q1[3], r2
; CHECK-NEXT: vand q0, q0, q1
; CHECK-NEXT: vmov r3, s0
; CHECK-NEXT: vmov r2, s1
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: vmov r3, s2
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: vmov r2, s3
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: vpop {d8, d9, d10, d11, d12, d13}
; CHECK-NEXT: bx lr ; CHECK-NEXT: bx lr
entry: entry:
%c = icmp eq <8 x i16> %b, zeroinitializer %c = icmp eq <8 x i16> %b, zeroinitializer
%xx = sext <8 x i16> %x to <8 x i32> %xx = sext <8 x i16> %x to <8 x i32>
%yy = sext <8 x i16> %y to <8 x i32> %yy = sext <8 x i16> %y to <8 x i32>
%m = mul <8 x i32> %xx, %yy %m = mul <8 x i32> %xx, %yy
%ma = sext <8 x i32> %m to <8 x i64> %ma = sext <8 x i32> %m to <8 x i64>
%s = select <8 x i1> %c, <8 x i64> %ma, <8 x i64> zeroinitializer %s = select <8 x i1> %c, <8 x i64> %ma, <8 x i64> zeroinitializer
▲ Show 20 Lines • Show All 272 Lines • ▼ Show 20 Linesentry:
%s = select <16 x i1> %c, <16 x i32> %m, <16 x i32> zeroinitializer %s = select <16 x i1> %c, <16 x i32> %m, <16 x i32> zeroinitializer
%z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %s) %z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %s)
ret i32 %z ret i32 %z
} }
define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_zext(<16 x i8> %x, <16 x i8> %y, <16 x i8> %b) { define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_zext(<16 x i8> %x, <16 x i8> %y, <16 x i8> %b) {
; CHECK-LABEL: add_v16i8_v16i16_v16i32_zext: ; CHECK-LABEL: add_v16i8_v16i16_v16i32_zext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .vsave {d8, d9, d10, d11, d12, d13, d14, d15} ; CHECK-NEXT: vpt.i8 eq, q2, zr
; CHECK-NEXT: vpush {d8, d9, d10, d11, d12, d13, d14, d15} ; CHECK-NEXT: vmlavt.u8 r0, q0, q1
; CHECK-NEXT: .pad #64
; CHECK-NEXT: sub sp, #64
; CHECK-NEXT: vcmp.i8 eq, q2, zr
; CHECK-NEXT: vmov.i8 q2, #0x0
; CHECK-NEXT: vmov.i8 q7, #0xff
; CHECK-NEXT: vmov q6, q1
; CHECK-NEXT: vpsel q1, q7, q2
; CHECK-NEXT: vstrw.32 q2, [sp] @ 16-byte Spill
; CHECK-NEXT: vmov.u8 r0, q1[0]
; CHECK-NEXT: vmov.16 q3[0], r0
; CHECK-NEXT: vmov.u8 r0, q1[1]
; CHECK-NEXT: vmov.16 q3[1], r0
; CHECK-NEXT: vmov.u8 r0, q1[2]
; CHECK-NEXT: vmov.16 q3[2], r0
; CHECK-NEXT: vmov.u8 r0, q1[3]
; CHECK-NEXT: vmov.16 q3[3], r0
; CHECK-NEXT: vmov.u8 r0, q1[4]
; CHECK-NEXT: vmov.16 q3[4], r0
; CHECK-NEXT: vmov.u8 r0, q1[5]
; CHECK-NEXT: vmov.16 q3[5], r0
; CHECK-NEXT: vmov.u8 r0, q1[6]
; CHECK-NEXT: vmov.16 q3[6], r0
; CHECK-NEXT: vmov.u8 r0, q1[7]
; CHECK-NEXT: vmov.16 q3[7], r0
; CHECK-NEXT: vcmp.i16 ne, q3, zr
; CHECK-NEXT: vpsel q3, q7, q2
; CHECK-NEXT: vmov.u16 r0, q3[4]
; CHECK-NEXT: vstrw.32 q3, [sp, #48] @ 16-byte Spill
; CHECK-NEXT: vmov.32 q2[0], r0
; CHECK-NEXT: vmov.u16 r0, q3[5]
; CHECK-NEXT: vmov.32 q2[1], r0
; CHECK-NEXT: vmov.u16 r0, q3[6]
; CHECK-NEXT: vmov.32 q2[2], r0
; CHECK-NEXT: vmov.u16 r0, q3[7]
; CHECK-NEXT: vmov.32 q2[3], r0
; CHECK-NEXT: vmov.u8 r0, q6[0]
; CHECK-NEXT: vmov.16 q4[0], r0
; CHECK-NEXT: vmov.u8 r0, q6[1]
; CHECK-NEXT: vmov.16 q4[1], r0
; CHECK-NEXT: vmov.u8 r0, q6[2]
; CHECK-NEXT: vmov.16 q4[2], r0
; CHECK-NEXT: vmov.u8 r0, q6[3]
; CHECK-NEXT: vmov.16 q4[3], r0
; CHECK-NEXT: vmov.u8 r0, q6[4]
; CHECK-NEXT: vmov.16 q4[4], r0
; CHECK-NEXT: vmov.u8 r0, q6[5]
; CHECK-NEXT: vmov.16 q4[5], r0
; CHECK-NEXT: vmov.u8 r0, q6[6]
; CHECK-NEXT: vmov.16 q4[6], r0
; CHECK-NEXT: vmov.u8 r0, q6[7]
; CHECK-NEXT: vmov.16 q4[7], r0
; CHECK-NEXT: vmov.u8 r0, q0[0]
; CHECK-NEXT: vmov.16 q5[0], r0
; CHECK-NEXT: vmov.u8 r0, q0[1]
; CHECK-NEXT: vmov.16 q5[1], r0
; CHECK-NEXT: vmov.u8 r0, q0[2]
; CHECK-NEXT: vmov.16 q5[2], r0
; CHECK-NEXT: vmov.u8 r0, q0[3]
; CHECK-NEXT: vmov.16 q5[3], r0
; CHECK-NEXT: vmov.u8 r0, q0[4]
; CHECK-NEXT: vmov.16 q5[4], r0
; CHECK-NEXT: vmov.u8 r0, q0[5]
; CHECK-NEXT: vmov.16 q5[5], r0
; CHECK-NEXT: vmov.u8 r0, q0[6]
; CHECK-NEXT: vmov.16 q5[6], r0
; CHECK-NEXT: vmov.u8 r0, q0[7]
; CHECK-NEXT: vmov.16 q5[7], r0
; CHECK-NEXT: vmov q3, q0
; CHECK-NEXT: vmullb.u8 q5, q5, q4
; CHECK-NEXT: vcmp.i32 ne, q2, zr
; CHECK-NEXT: vmov.u16 r0, q5[4]
; CHECK-NEXT: vmov.i32 q4, #0x0
; CHECK-NEXT: vmov.32 q0[0], r0
; CHECK-NEXT: vmov.u16 r0, q5[5]
; CHECK-NEXT: vmov.32 q0[1], r0
; CHECK-NEXT: vmov.u16 r0, q5[6]
; CHECK-NEXT: vmov.32 q0[2], r0
; CHECK-NEXT: vmov.u16 r0, q5[7]
; CHECK-NEXT: vmov.32 q0[3], r0
; CHECK-NEXT: vmov.i32 q2, #0xffff
; CHECK-NEXT: vmov.u8 r0, q1[8]
; CHECK-NEXT: vstrw.32 q4, [sp, #32] @ 16-byte Spill
; CHECK-NEXT: vstrw.32 q2, [sp, #16] @ 16-byte Spill
; CHECK-NEXT: vpst
; CHECK-NEXT: vandt q4, q0, q2
; CHECK-NEXT: vmov.16 q0[0], r0
; CHECK-NEXT: vmov.u8 r0, q1[9]
; CHECK-NEXT: vmov.16 q0[1], r0
; CHECK-NEXT: vmov.u8 r0, q1[10]
; CHECK-NEXT: vmov.16 q0[2], r0
; CHECK-NEXT: vmov.u8 r0, q1[11]
; CHECK-NEXT: vmov.16 q0[3], r0
; CHECK-NEXT: vmov.u8 r0, q1[12]
; CHECK-NEXT: vmov.16 q0[4], r0
; CHECK-NEXT: vmov.u8 r0, q1[13]
; CHECK-NEXT: vmov.16 q0[5], r0
; CHECK-NEXT: vmov.u8 r0, q1[14]
; CHECK-NEXT: vmov.16 q0[6], r0
; CHECK-NEXT: vmov.u8 r0, q1[15]
; CHECK-NEXT: vmov.16 q0[7], r0
; CHECK-NEXT: vcmp.i16 ne, q0, zr
; CHECK-NEXT: vldrw.u32 q0, [sp] @ 16-byte Reload
; CHECK-NEXT: vpsel q0, q7, q0
; CHECK-NEXT: vmov.u16 r0, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r0
; CHECK-NEXT: vmov.u16 r0, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r0
; CHECK-NEXT: vmov.u16 r0, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r0
; CHECK-NEXT: vmov.u16 r0, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r0
; CHECK-NEXT: vmov.u8 r0, q6[8]
; CHECK-NEXT: vmov.16 q7[0], r0
; CHECK-NEXT: vmov.u8 r0, q6[9]
; CHECK-NEXT: vmov.16 q7[1], r0
; CHECK-NEXT: vmov.u8 r0, q6[10]
; CHECK-NEXT: vmov.16 q7[2], r0
; CHECK-NEXT: vmov.u8 r0, q6[11]
; CHECK-NEXT: vmov.16 q7[3], r0
; CHECK-NEXT: vmov.u8 r0, q6[12]
; CHECK-NEXT: vmov.16 q7[4], r0
; CHECK-NEXT: vmov.u8 r0, q6[13]
; CHECK-NEXT: vmov.16 q7[5], r0
; CHECK-NEXT: vmov.u8 r0, q6[14]
; CHECK-NEXT: vmov.16 q7[6], r0
; CHECK-NEXT: vmov.u8 r0, q6[15]
; CHECK-NEXT: vmov.16 q7[7], r0
; CHECK-NEXT: vmov.u8 r0, q3[8]
; CHECK-NEXT: vcmp.i32 ne, q1, zr
; CHECK-NEXT: vmov.16 q1[0], r0
; CHECK-NEXT: vmov.u8 r0, q3[9]
; CHECK-NEXT: vmov.16 q1[1], r0
; CHECK-NEXT: vmov.u8 r0, q3[10]
; CHECK-NEXT: vmov.16 q1[2], r0
; CHECK-NEXT: vmov.u8 r0, q3[11]
; CHECK-NEXT: vmov.16 q1[3], r0
; CHECK-NEXT: vmov.u8 r0, q3[12]
; CHECK-NEXT: vmov.16 q1[4], r0
; CHECK-NEXT: vmov.u8 r0, q3[13]
; CHECK-NEXT: vmov.16 q1[5], r0
; CHECK-NEXT: vmov.u8 r0, q3[14]
; CHECK-NEXT: vmov.16 q1[6], r0
; CHECK-NEXT: vmov.u8 r0, q3[15]
; CHECK-NEXT: vmov.16 q1[7], r0
; CHECK-NEXT: vmullb.u8 q1, q1, q7
; CHECK-NEXT: vmov.u16 r0, q1[4]
; CHECK-NEXT: vmov.32 q2[0], r0
; CHECK-NEXT: vmov.u16 r0, q1[5]
; CHECK-NEXT: vmov.32 q2[1], r0
; CHECK-NEXT: vmov.u16 r0, q1[6]
; CHECK-NEXT: vmov.32 q2[2], r0
; CHECK-NEXT: vmov.u16 r0, q1[7]
; CHECK-NEXT: vmov.32 q2[3], r0
; CHECK-NEXT: vmovlb.u16 q2, q2
; CHECK-NEXT: vpst
; CHECK-NEXT: vaddt.i32 q4, q4, q2
; CHECK-NEXT: vldrw.u32 q3, [sp, #48] @ 16-byte Reload
; CHECK-NEXT: vmov.u16 r0, q3[0]
; CHECK-NEXT: vmov.32 q2[0], r0
; CHECK-NEXT: vmov.u16 r0, q3[1]
; CHECK-NEXT: vmov.32 q2[1], r0
; CHECK-NEXT: vmov.u16 r0, q3[2]
; CHECK-NEXT: vmov.32 q2[2], r0
; CHECK-NEXT: vmov.u16 r0, q3[3]
; CHECK-NEXT: vmov.32 q2[3], r0
; CHECK-NEXT: vmov.u16 r0, q5[0]
; CHECK-NEXT: vcmp.i32 ne, q2, zr
; CHECK-NEXT: vmov.32 q2[0], r0
; CHECK-NEXT: vmov.u16 r0, q5[1]
; CHECK-NEXT: vldrw.u32 q3, [sp, #32] @ 16-byte Reload
; CHECK-NEXT: vmov.32 q2[1], r0
; CHECK-NEXT: vmov.u16 r0, q5[2]
; CHECK-NEXT: vmov.32 q2[2], r0
; CHECK-NEXT: vmov.u16 r0, q5[3]
; CHECK-NEXT: vmov.32 q2[3], r0
; CHECK-NEXT: vmov.u16 r0, q0[0]
; CHECK-NEXT: vldrw.u32 q5, [sp, #16] @ 16-byte Reload
; CHECK-NEXT: vpst
; CHECK-NEXT: vandt q3, q2, q5
; CHECK-NEXT: vmov.32 q2[0], r0
; CHECK-NEXT: vmov.u16 r0, q0[1]
; CHECK-NEXT: vmov.32 q2[1], r0
; CHECK-NEXT: vmov.u16 r0, q0[2]
; CHECK-NEXT: vmov.32 q2[2], r0
; CHECK-NEXT: vmov.u16 r0, q0[3]
; CHECK-NEXT: vmov.32 q2[3], r0
; CHECK-NEXT: vmov.u16 r0, q1[0]
; CHECK-NEXT: vmov.32 q0[0], r0
; CHECK-NEXT: vmov.u16 r0, q1[1]
; CHECK-NEXT: vmov.32 q0[1], r0
; CHECK-NEXT: vmov.u16 r0, q1[2]
; CHECK-NEXT: vmov.32 q0[2], r0
; CHECK-NEXT: vmov.u16 r0, q1[3]
; CHECK-NEXT: vmov.32 q0[3], r0
; CHECK-NEXT: vmov q1, q3
; CHECK-NEXT: vmovlb.u16 q0, q0
; CHECK-NEXT: vpt.i32 ne, q2, zr
; CHECK-NEXT: vaddt.i32 q1, q3, q0
; CHECK-NEXT: vadd.i32 q0, q1, q4
; CHECK-NEXT: vaddv.u32 r0, q0
; CHECK-NEXT: add sp, #64
; CHECK-NEXT: vpop {d8, d9, d10, d11, d12, d13, d14, d15}
; CHECK-NEXT: bx lr ; CHECK-NEXT: bx lr
entry: entry:
%c = icmp eq <16 x i8> %b, zeroinitializer %c = icmp eq <16 x i8> %b, zeroinitializer
%xx = zext <16 x i8> %x to <16 x i16> %xx = zext <16 x i8> %x to <16 x i16>
%yy = zext <16 x i8> %y to <16 x i16> %yy = zext <16 x i8> %y to <16 x i16>
%m = mul <16 x i16> %xx, %yy %m = mul <16 x i16> %xx, %yy
%ma = zext <16 x i16> %m to <16 x i32> %ma = zext <16 x i16> %m to <16 x i32>
%s = select <16 x i1> %c, <16 x i32> %ma, <16 x i32> zeroinitializer %s = select <16 x i1> %c, <16 x i32> %ma, <16 x i32> zeroinitializer
%z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %s) %z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %s)
ret i32 %z ret i32 %z
} }
define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_sext(<16 x i8> %x, <16 x i8> %y, <16 x i8> %b) { define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_sext(<16 x i8> %x, <16 x i8> %y, <16 x i8> %b) {
; CHECK-LABEL: add_v16i8_v16i16_v16i32_sext: ; CHECK-LABEL: add_v16i8_v16i16_v16i32_sext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .vsave {d8, d9, d10, d11, d12, d13, d14, d15} ; CHECK-NEXT: vpt.i8 eq, q2, zr
; CHECK-NEXT: vpush {d8, d9, d10, d11, d12, d13, d14, d15} ; CHECK-NEXT: vmlavt.s8 r0, q0, q1
; CHECK-NEXT: .pad #32
; CHECK-NEXT: sub sp, #32
; CHECK-NEXT: vmov q3, q2
; CHECK-NEXT: vmov q6, q0
; CHECK-NEXT: vmov.i8 q0, #0x0
; CHECK-NEXT: vcmp.i8 eq, q3, zr
; CHECK-NEXT: vmov.i8 q5, #0xff
; CHECK-NEXT: vmov q2, q1
; CHECK-NEXT: vpsel q1, q5, q0
; CHECK-NEXT: vstrw.32 q0, [sp] @ 16-byte Spill
; CHECK-NEXT: vmov.u8 r0, q1[0]
; CHECK-NEXT: vmov.16 q3[0], r0
; CHECK-NEXT: vmov.u8 r0, q1[1]
; CHECK-NEXT: vmov.16 q3[1], r0
; CHECK-NEXT: vmov.u8 r0, q1[2]
; CHECK-NEXT: vmov.16 q3[2], r0
; CHECK-NEXT: vmov.u8 r0, q1[3]
; CHECK-NEXT: vmov.16 q3[3], r0
; CHECK-NEXT: vmov.u8 r0, q1[4]
; CHECK-NEXT: vmov.16 q3[4], r0
; CHECK-NEXT: vmov.u8 r0, q1[5]
; CHECK-NEXT: vmov.16 q3[5], r0
; CHECK-NEXT: vmov.u8 r0, q1[6]
; CHECK-NEXT: vmov.16 q3[6], r0
; CHECK-NEXT: vmov.u8 r0, q1[7]
; CHECK-NEXT: vmov.16 q3[7], r0
; CHECK-NEXT: vcmp.i16 ne, q3, zr
; CHECK-NEXT: vpsel q3, q5, q0
; CHECK-NEXT: vmov.u16 r0, q3[4]
; CHECK-NEXT: vmov.32 q0[0], r0
; CHECK-NEXT: vmov.u16 r0, q3[5]
; CHECK-NEXT: vmov.32 q0[1], r0
; CHECK-NEXT: vmov.u16 r0, q3[6]
; CHECK-NEXT: vmov.32 q0[2], r0
; CHECK-NEXT: vmov.u16 r0, q3[7]
; CHECK-NEXT: vmov.32 q0[3], r0
; CHECK-NEXT: vmov.u8 r0, q2[0]
; CHECK-NEXT: vmov.16 q4[0], r0
; CHECK-NEXT: vmov.u8 r0, q2[1]
; CHECK-NEXT: vmov.16 q4[1], r0
; CHECK-NEXT: vmov.u8 r0, q2[2]
; CHECK-NEXT: vmov.16 q4[2], r0
; CHECK-NEXT: vmov.u8 r0, q2[3]
; CHECK-NEXT: vmov.16 q4[3], r0
; CHECK-NEXT: vmov.u8 r0, q2[4]
; CHECK-NEXT: vmov.16 q4[4], r0
; CHECK-NEXT: vmov.u8 r0, q2[5]
; CHECK-NEXT: vmov.16 q4[5], r0
; CHECK-NEXT: vmov.u8 r0, q2[6]
; CHECK-NEXT: vmov.16 q4[6], r0
; CHECK-NEXT: vmov.u8 r0, q2[7]
; CHECK-NEXT: vmov.16 q4[7], r0
; CHECK-NEXT: vmov.u8 r0, q6[0]
; CHECK-NEXT: vmov.16 q7[0], r0
; CHECK-NEXT: vmov.u8 r0, q6[1]
; CHECK-NEXT: vmov.16 q7[1], r0
; CHECK-NEXT: vmov.u8 r0, q6[2]
; CHECK-NEXT: vmov.16 q7[2], r0
; CHECK-NEXT: vmov.u8 r0, q6[3]
; CHECK-NEXT: vmov.16 q7[3], r0
; CHECK-NEXT: vmov.u8 r0, q6[4]
; CHECK-NEXT: vmov.16 q7[4], r0
; CHECK-NEXT: vmov.u8 r0, q6[5]
; CHECK-NEXT: vmov.16 q7[5], r0
; CHECK-NEXT: vmov.u8 r0, q6[6]
; CHECK-NEXT: vmov.16 q7[6], r0
; CHECK-NEXT: vmov.u8 r0, q6[7]
; CHECK-NEXT: vmov.16 q7[7], r0
; CHECK-NEXT: vcmp.i32 ne, q0, zr
; CHECK-NEXT: vmullb.s8 q4, q7, q4
; CHECK-NEXT: vmov.u16 r0, q4[4]
; CHECK-NEXT: vmov.32 q0[0], r0
; CHECK-NEXT: vmov.u16 r0, q4[5]
; CHECK-NEXT: vmov.32 q0[1], r0
; CHECK-NEXT: vmov.u16 r0, q4[6]
; CHECK-NEXT: vmov.32 q0[2], r0
; CHECK-NEXT: vmov.u16 r0, q4[7]
; CHECK-NEXT: vmov.32 q0[3], r0
; CHECK-NEXT: vmov.u8 r0, q1[8]
; CHECK-NEXT: vmovlb.s16 q7, q0
; CHECK-NEXT: vmov.i32 q0, #0x0
; CHECK-NEXT: vstrw.32 q0, [sp, #16] @ 16-byte Spill
; CHECK-NEXT: vpsel q7, q7, q0
; CHECK-NEXT: vmov.16 q0[0], r0
; CHECK-NEXT: vmov.u8 r0, q1[9]
; CHECK-NEXT: vmov.16 q0[1], r0
; CHECK-NEXT: vmov.u8 r0, q1[10]
; CHECK-NEXT: vmov.16 q0[2], r0
; CHECK-NEXT: vmov.u8 r0, q1[11]
; CHECK-NEXT: vmov.16 q0[3], r0
; CHECK-NEXT: vmov.u8 r0, q1[12]
; CHECK-NEXT: vmov.16 q0[4], r0
; CHECK-NEXT: vmov.u8 r0, q1[13]
; CHECK-NEXT: vmov.16 q0[5], r0
; CHECK-NEXT: vmov.u8 r0, q1[14]
; CHECK-NEXT: vmov.16 q0[6], r0
; CHECK-NEXT: vmov.u8 r0, q1[15]
; CHECK-NEXT: vmov.16 q0[7], r0
; CHECK-NEXT: vcmp.i16 ne, q0, zr
; CHECK-NEXT: vldrw.u32 q0, [sp] @ 16-byte Reload
; CHECK-NEXT: vpsel q0, q5, q0
; CHECK-NEXT: vmov.u16 r0, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r0
; CHECK-NEXT: vmov.u16 r0, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r0
; CHECK-NEXT: vmov.u16 r0, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r0
; CHECK-NEXT: vmov.u16 r0, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r0
; CHECK-NEXT: vmov.u8 r0, q2[8]
; CHECK-NEXT: vmov.16 q5[0], r0
; CHECK-NEXT: vmov.u8 r0, q2[9]
; CHECK-NEXT: vmov.16 q5[1], r0
; CHECK-NEXT: vmov.u8 r0, q2[10]
; CHECK-NEXT: vmov.16 q5[2], r0
; CHECK-NEXT: vmov.u8 r0, q2[11]
; CHECK-NEXT: vmov.16 q5[3], r0
; CHECK-NEXT: vmov.u8 r0, q2[12]
; CHECK-NEXT: vmov.16 q5[4], r0
; CHECK-NEXT: vmov.u8 r0, q2[13]
; CHECK-NEXT: vmov.16 q5[5], r0
; CHECK-NEXT: vmov.u8 r0, q2[14]
; CHECK-NEXT: vmov.16 q5[6], r0
; CHECK-NEXT: vmov.u8 r0, q2[15]
; CHECK-NEXT: vmov.16 q5[7], r0
; CHECK-NEXT: vmov.u8 r0, q6[8]
; CHECK-NEXT: vcmp.i32 ne, q1, zr
; CHECK-NEXT: vmov.16 q1[0], r0
; CHECK-NEXT: vmov.u8 r0, q6[9]
; CHECK-NEXT: vmov.16 q1[1], r0
; CHECK-NEXT: vmov.u8 r0, q6[10]
; CHECK-NEXT: vmov.16 q1[2], r0
; CHECK-NEXT: vmov.u8 r0, q6[11]
; CHECK-NEXT: vmov.16 q1[3], r0
; CHECK-NEXT: vmov.u8 r0, q6[12]
; CHECK-NEXT: vmov.16 q1[4], r0
; CHECK-NEXT: vmov.u8 r0, q6[13]
; CHECK-NEXT: vmov.16 q1[5], r0
; CHECK-NEXT: vmov.u8 r0, q6[14]
; CHECK-NEXT: vmov.16 q1[6], r0
; CHECK-NEXT: vmov.u8 r0, q6[15]
; CHECK-NEXT: vmov.16 q1[7], r0
; CHECK-NEXT: vmullb.s8 q1, q1, q5
; CHECK-NEXT: vmov.u16 r0, q1[4]
; CHECK-NEXT: vmov.32 q2[0], r0
; CHECK-NEXT: vmov.u16 r0, q1[5]
; CHECK-NEXT: vmov.32 q2[1], r0
; CHECK-NEXT: vmov.u16 r0, q1[6]
; CHECK-NEXT: vmov.32 q2[2], r0
; CHECK-NEXT: vmov.u16 r0, q1[7]
; CHECK-NEXT: vmov.32 q2[3], r0
; CHECK-NEXT: vmov.u16 r0, q3[0]
; CHECK-NEXT: vmovlb.s16 q2, q2
; CHECK-NEXT: vpst
; CHECK-NEXT: vaddt.i32 q7, q7, q2
; CHECK-NEXT: vmov.32 q2[0], r0
; CHECK-NEXT: vmov.u16 r0, q3[1]
; CHECK-NEXT: vmov.32 q2[1], r0
; CHECK-NEXT: vmov.u16 r0, q3[2]
; CHECK-NEXT: vmov.32 q2[2], r0
; CHECK-NEXT: vmov.u16 r0, q3[3]
; CHECK-NEXT: vmov.32 q2[3], r0
; CHECK-NEXT: vmov.u16 r0, q4[0]
; CHECK-NEXT: vcmp.i32 ne, q2, zr
; CHECK-NEXT: vmov.32 q2[0], r0
; CHECK-NEXT: vmov.u16 r0, q4[1]
; CHECK-NEXT: vldrw.u32 q3, [sp, #16] @ 16-byte Reload
; CHECK-NEXT: vmov.32 q2[1], r0
; CHECK-NEXT: vmov.u16 r0, q4[2]
; CHECK-NEXT: vmov.32 q2[2], r0
; CHECK-NEXT: vmov.u16 r0, q4[3]
; CHECK-NEXT: vmov.32 q2[3], r0
; CHECK-NEXT: vmov.u16 r0, q0[0]
; CHECK-NEXT: vmovlb.s16 q2, q2
; CHECK-NEXT: vpsel q2, q2, q3
; CHECK-NEXT: vmov.32 q3[0], r0
; CHECK-NEXT: vmov.u16 r0, q0[1]
; CHECK-NEXT: vmov.32 q3[1], r0
; CHECK-NEXT: vmov.u16 r0, q0[2]
; CHECK-NEXT: vmov.32 q3[2], r0
; CHECK-NEXT: vmov.u16 r0, q0[3]
; CHECK-NEXT: vmov.32 q3[3], r0
; CHECK-NEXT: vmov.u16 r0, q1[0]
; CHECK-NEXT: vmov.32 q0[0], r0
; CHECK-NEXT: vmov.u16 r0, q1[1]
; CHECK-NEXT: vmov.32 q0[1], r0
; CHECK-NEXT: vmov.u16 r0, q1[2]
; CHECK-NEXT: vmov.32 q0[2], r0
; CHECK-NEXT: vmov.u16 r0, q1[3]
; CHECK-NEXT: vmov.32 q0[3], r0
; CHECK-NEXT: vmovlb.s16 q0, q0
; CHECK-NEXT: vpt.i32 ne, q3, zr
; CHECK-NEXT: vaddt.i32 q2, q2, q0
; CHECK-NEXT: vadd.i32 q0, q2, q7
; CHECK-NEXT: vaddv.u32 r0, q0
; CHECK-NEXT: add sp, #32
; CHECK-NEXT: vpop {d8, d9, d10, d11, d12, d13, d14, d15}
; CHECK-NEXT: bx lr ; CHECK-NEXT: bx lr
entry: entry:
%c = icmp eq <16 x i8> %b, zeroinitializer %c = icmp eq <16 x i8> %b, zeroinitializer
%xx = sext <16 x i8> %x to <16 x i16> %xx = sext <16 x i8> %x to <16 x i16>
%yy = sext <16 x i8> %y to <16 x i16> %yy = sext <16 x i8> %y to <16 x i16>
%m = mul <16 x i16> %xx, %yy %m = mul <16 x i16> %xx, %yy
%ma = sext <16 x i16> %m to <16 x i32> %ma = sext <16 x i16> %m to <16 x i32>
%s = select <16 x i1> %c, <16 x i32> %ma, <16 x i32> zeroinitializer %s = select <16 x i1> %c, <16 x i32> %ma, <16 x i32> zeroinitializer
▲ Show 20 Lines • Show All 1,478 Lines • ▼ Show 20 Linesentry:
%z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %s) %z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %s)
%r = add i64 %z, %a %r = add i64 %z, %a
ret i64 %r ret i64 %r
} }
define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_acc_zext(<8 x i16> %x, <8 x i16> %y, <8 x i16> %b, i64 %a) { define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_acc_zext(<8 x i16> %x, <8 x i16> %y, <8 x i16> %b, i64 %a) {
; CHECK-LABEL: add_v8i16_v8i32_v8i64_acc_zext: ; CHECK-LABEL: add_v8i16_v8i32_v8i64_acc_zext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .save {r4, r5, r6, lr} ; CHECK-NEXT: vpt.i16 eq, q2, zr
; CHECK-NEXT: push {r4, r5, r6, lr} ; CHECK-NEXT: vmlalvat.u16 r0, r1, q0, q1
; CHECK-NEXT: .vsave {d8, d9, d10, d11, d12, d13} ; CHECK-NEXT: bx lr
; CHECK-NEXT: vpush {d8, d9, d10, d11, d12, d13}
; CHECK-NEXT: vmov.i8 q3, #0x0
; CHECK-NEXT: vmov.i8 q4, #0xff
; CHECK-NEXT: vcmp.i16 eq, q2, zr
; CHECK-NEXT: vpsel q3, q4, q3
; CHECK-NEXT: vmov.u16 r2, q3[0]
; CHECK-NEXT: vmov.32 q2[0], r2
; CHECK-NEXT: vmov.u16 r2, q3[1]
; CHECK-NEXT: vmov.32 q2[1], r2
; CHECK-NEXT: vmov.u16 r2, q3[2]
; CHECK-NEXT: vmov.32 q2[2], r2
; CHECK-NEXT: vmov.u16 r2, q3[3]
; CHECK-NEXT: vmov.32 q2[3], r2
; CHECK-NEXT: vcmp.i32 ne, q2, zr
; CHECK-NEXT: vmrs r12, p0
; CHECK-NEXT: and r3, r12, #1
; CHECK-NEXT: rsbs r3, r3, #0
; CHECK-NEXT: vmov.32 q4[0], r3
; CHECK-NEXT: vmov.32 q4[1], r3
; CHECK-NEXT: ubfx r3, r12, #4, #1
; CHECK-NEXT: rsbs r3, r3, #0
; CHECK-NEXT: vmov.32 q4[2], r3
; CHECK-NEXT: vmov.32 q4[3], r3
; CHECK-NEXT: vmov.u16 r3, q1[0]
; CHECK-NEXT: vmov.32 q2[0], r3
; CHECK-NEXT: vmov.u16 r3, q1[1]
; CHECK-NEXT: vmov.32 q2[1], r3
; CHECK-NEXT: vmov.u16 r3, q1[2]
; CHECK-NEXT: vmov.32 q2[2], r3
; CHECK-NEXT: vmov.u16 r3, q1[3]
; CHECK-NEXT: vmov.32 q2[3], r3
; CHECK-NEXT: vmov.u16 r3, q0[0]
; CHECK-NEXT: vmov.32 q5[0], r3
; CHECK-NEXT: vmov.u16 r3, q0[1]
; CHECK-NEXT: vmov.32 q5[1], r3
; CHECK-NEXT: vmov.u16 r3, q0[2]
; CHECK-NEXT: vmov.32 q5[2], r3
; CHECK-NEXT: vmov.u16 r3, q0[3]
; CHECK-NEXT: vmov.32 q5[3], r3
; CHECK-NEXT: vmullb.u16 q5, q5, q2
; CHECK-NEXT: vmov.i64 q2, #0xffffffff
; CHECK-NEXT: vmov.f32 s24, s20
; CHECK-NEXT: vmov.f32 s26, s21
; CHECK-NEXT: vand q6, q6, q2
; CHECK-NEXT: vand q4, q6, q4
; CHECK-NEXT: vmov.f32 s24, s22
; CHECK-NEXT: vmov r3, s18
; CHECK-NEXT: vmov r4, s16
; CHECK-NEXT: vmov lr, s19
; CHECK-NEXT: vmov r2, s17
; CHECK-NEXT: vmov.f32 s26, s23
; CHECK-NEXT: vand q5, q6, q2
; CHECK-NEXT: adds r3, r3, r4
; CHECK-NEXT: ubfx r4, r12, #8, #1
; CHECK-NEXT: rsb.w r4, r4, #0
; CHECK-NEXT: vmov.32 q4[0], r4
; CHECK-NEXT: adc.w lr, lr, r2
; CHECK-NEXT: vmov.32 q4[1], r4
; CHECK-NEXT: ubfx r4, r12, #12, #1
; CHECK-NEXT: rsbs r4, r4, #0
; CHECK-NEXT: vmov.32 q4[2], r4
; CHECK-NEXT: vmov.32 q4[3], r4
; CHECK-NEXT: vand q4, q5, q4
; CHECK-NEXT: vmov r2, s16
; CHECK-NEXT: vmov r4, s17
; CHECK-NEXT: adds.w r12, r3, r2
; CHECK-NEXT: vmov r2, s18
; CHECK-NEXT: adc.w r3, lr, r4
; CHECK-NEXT: vmov r4, s19
; CHECK-NEXT: adds.w r12, r12, r2
; CHECK-NEXT: vmov.u16 r2, q3[4]
; CHECK-NEXT: vmov.32 q4[0], r2
; CHECK-NEXT: vmov.u16 r2, q3[5]
; CHECK-NEXT: vmov.32 q4[1], r2
; CHECK-NEXT: vmov.u16 r2, q3[6]
; CHECK-NEXT: vmov.32 q4[2], r2
; CHECK-NEXT: vmov.u16 r2, q3[7]
; CHECK-NEXT: vmov.32 q4[3], r2
; CHECK-NEXT: adc.w lr, r3, r4
; CHECK-NEXT: vcmp.i32 ne, q4, zr
; CHECK-NEXT: vmrs r6, p0
; CHECK-NEXT: and r4, r6, #1
; CHECK-NEXT: rsbs r4, r4, #0
; CHECK-NEXT: vmov.32 q3[0], r4
; CHECK-NEXT: vmov.32 q3[1], r4
; CHECK-NEXT: ubfx r4, r6, #4, #1
; CHECK-NEXT: rsbs r4, r4, #0
; CHECK-NEXT: vmov.32 q3[2], r4
; CHECK-NEXT: vmov.32 q3[3], r4
; CHECK-NEXT: vmov.u16 r4, q1[4]
; CHECK-NEXT: vmov.32 q4[0], r4
; CHECK-NEXT: vmov.u16 r4, q1[5]
; CHECK-NEXT: vmov.32 q4[1], r4
; CHECK-NEXT: vmov.u16 r4, q1[6]
; CHECK-NEXT: vmov.32 q4[2], r4
; CHECK-NEXT: vmov.u16 r4, q1[7]
; CHECK-NEXT: vmov.32 q4[3], r4
; CHECK-NEXT: vmov.u16 r4, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r4
; CHECK-NEXT: vmov.u16 r4, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r4
; CHECK-NEXT: vmov.u16 r4, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r4
; CHECK-NEXT: vmov.u16 r4, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r4
; CHECK-NEXT: vmullb.u16 q0, q1, q4
; CHECK-NEXT: vmov.f32 s4, s0
; CHECK-NEXT: vmov.f32 s6, s1
; CHECK-NEXT: vand q1, q1, q2
; CHECK-NEXT: vand q1, q1, q3
; CHECK-NEXT: vmov.f32 s12, s2
; CHECK-NEXT: vmov r3, s4
; CHECK-NEXT: vmov r4, s5
; CHECK-NEXT: vmov r5, s6
; CHECK-NEXT: vmov r2, s7
; CHECK-NEXT: vmov.f32 s14, s3
; CHECK-NEXT: vand q0, q3, q2
; CHECK-NEXT: adds.w r3, r3, r12
; CHECK-NEXT: adc.w r4, r4, lr
; CHECK-NEXT: adds r3, r3, r5
; CHECK-NEXT: ubfx r5, r6, #8, #1
; CHECK-NEXT: rsb.w r5, r5, #0
; CHECK-NEXT: ubfx r6, r6, #12, #1
; CHECK-NEXT: vmov.32 q1[0], r5
; CHECK-NEXT: rsb.w r6, r6, #0
; CHECK-NEXT: vmov.32 q1[1], r5
; CHECK-NEXT: adcs r2, r4
; CHECK-NEXT: vmov.32 q1[2], r6
; CHECK-NEXT: vmov.32 q1[3], r6
; CHECK-NEXT: vand q0, q0, q1
; CHECK-NEXT: vmov r5, s0
; CHECK-NEXT: vmov r6, s1
; CHECK-NEXT: adds r3, r3, r5
; CHECK-NEXT: vmov r5, s2
; CHECK-NEXT: adcs r2, r6
; CHECK-NEXT: vmov r6, s3
; CHECK-NEXT: adds r3, r3, r5
; CHECK-NEXT: adcs r2, r6
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: vpop {d8, d9, d10, d11, d12, d13}
; CHECK-NEXT: pop {r4, r5, r6, pc}
entry: entry:
%c = icmp eq <8 x i16> %b, zeroinitializer %c = icmp eq <8 x i16> %b, zeroinitializer
%xx = zext <8 x i16> %x to <8 x i32> %xx = zext <8 x i16> %x to <8 x i32>
%yy = zext <8 x i16> %y to <8 x i32> %yy = zext <8 x i16> %y to <8 x i32>
%m = mul <8 x i32> %xx, %yy %m = mul <8 x i32> %xx, %yy
%ma = zext <8 x i32> %m to <8 x i64> %ma = zext <8 x i32> %m to <8 x i64>
%s = select <8 x i1> %c, <8 x i64> %ma, <8 x i64> zeroinitializer %s = select <8 x i1> %c, <8 x i64> %ma, <8 x i64> zeroinitializer
%z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %s) %z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %s)
%r = add i64 %z, %a %r = add i64 %z, %a
ret i64 %r ret i64 %r
} }
define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_acc_sext(<8 x i16> %x, <8 x i16> %y, <8 x i16> %b, i64 %a) { define arm_aapcs_vfpcc i64 @add_v8i16_v8i32_v8i64_acc_sext(<8 x i16> %x, <8 x i16> %y, <8 x i16> %b, i64 %a) {
; CHECK-LABEL: add_v8i16_v8i32_v8i64_acc_sext: ; CHECK-LABEL: add_v8i16_v8i32_v8i64_acc_sext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .save {r4, r5, r7, lr} ; CHECK-NEXT: vpt.i16 eq, q2, zr
; CHECK-NEXT: push {r4, r5, r7, lr} ; CHECK-NEXT: vmlalvat.s16 r0, r1, q0, q1
; CHECK-NEXT: .vsave {d8, d9, d10, d11, d12, d13} ; CHECK-NEXT: bx lr
; CHECK-NEXT: vpush {d8, d9, d10, d11, d12, d13}
; CHECK-NEXT: vmov.u16 r2, q1[0]
; CHECK-NEXT: vmov.i8 q6, #0xff
; CHECK-NEXT: vmov.32 q3[0], r2
; CHECK-NEXT: vmov.u16 r2, q1[1]
; CHECK-NEXT: vmov.32 q3[1], r2
; CHECK-NEXT: vmov.u16 r2, q1[2]
; CHECK-NEXT: vmov.32 q3[2], r2
; CHECK-NEXT: vmov.u16 r2, q1[3]
; CHECK-NEXT: vmov.32 q3[3], r2
; CHECK-NEXT: vmov.u16 r2, q0[0]
; CHECK-NEXT: vmov.32 q4[0], r2
; CHECK-NEXT: vmov.u16 r2, q0[1]
; CHECK-NEXT: vmov.32 q4[1], r2
; CHECK-NEXT: vmov.u16 r2, q0[2]
; CHECK-NEXT: vmov.32 q4[2], r2
; CHECK-NEXT: vmov.u16 r2, q0[3]
; CHECK-NEXT: vmov.32 q4[3], r2
; CHECK-NEXT: vcmp.i16 eq, q2, zr
; CHECK-NEXT: vmullb.s16 q3, q4, q3
; CHECK-NEXT: vmov.f32 s20, s12
; CHECK-NEXT: vmov.f32 s22, s13
; CHECK-NEXT: vmov r2, s20
; CHECK-NEXT: vmov.32 q4[0], r2
; CHECK-NEXT: asrs r2, r2, #31
; CHECK-NEXT: vmov.32 q4[1], r2
; CHECK-NEXT: vmov r2, s22
; CHECK-NEXT: vmov.i8 q5, #0x0
; CHECK-NEXT: vmov.32 q4[2], r2
; CHECK-NEXT: vpsel q2, q6, q5
; CHECK-NEXT: asrs r2, r2, #31
; CHECK-NEXT: vmov.32 q4[3], r2
; CHECK-NEXT: vmov.u16 r2, q2[0]
; CHECK-NEXT: vmov.32 q5[0], r2
; CHECK-NEXT: vmov.u16 r2, q2[1]
; CHECK-NEXT: vmov.32 q5[1], r2
; CHECK-NEXT: vmov.u16 r2, q2[2]
; CHECK-NEXT: vmov.32 q5[2], r2
; CHECK-NEXT: vmov.u16 r2, q2[3]
; CHECK-NEXT: vmov.32 q5[3], r2
; CHECK-NEXT: vcmp.i32 ne, q5, zr
; CHECK-NEXT: vmrs r2, p0
; CHECK-NEXT: and r3, r2, #1
; CHECK-NEXT: rsbs r3, r3, #0
; CHECK-NEXT: vmov.32 q5[0], r3
; CHECK-NEXT: vmov.32 q5[1], r3
; CHECK-NEXT: ubfx r3, r2, #4, #1
; CHECK-NEXT: rsbs r3, r3, #0
; CHECK-NEXT: vmov.32 q5[2], r3
; CHECK-NEXT: vmov.32 q5[3], r3
; CHECK-NEXT: vand q4, q4, q5
; CHECK-NEXT: vmov r3, s18
; CHECK-NEXT: vmov r4, s16
; CHECK-NEXT: vmov r12, s19
; CHECK-NEXT: vmov r5, s17
; CHECK-NEXT: vmov.f32 s16, s14
; CHECK-NEXT: vmov.f32 s18, s15
; CHECK-NEXT: adds.w lr, r4, r3
; CHECK-NEXT: vmov r3, s16
; CHECK-NEXT: vmov.32 q3[0], r3
; CHECK-NEXT: adc.w r12, r12, r5
; CHECK-NEXT: asrs r3, r3, #31
; CHECK-NEXT: vmov.32 q3[1], r3
; CHECK-NEXT: vmov r3, s18
; CHECK-NEXT: vmov.32 q3[2], r3
; CHECK-NEXT: asrs r3, r3, #31
; CHECK-NEXT: vmov.32 q3[3], r3
; CHECK-NEXT: ubfx r3, r2, #8, #1
; CHECK-NEXT: rsbs r3, r3, #0
; CHECK-NEXT: ubfx r2, r2, #12, #1
; CHECK-NEXT: vmov.32 q4[0], r3
; CHECK-NEXT: rsbs r2, r2, #0
; CHECK-NEXT: vmov.32 q4[1], r3
; CHECK-NEXT: vmov.32 q4[2], r2
; CHECK-NEXT: vmov.32 q4[3], r2
; CHECK-NEXT: vand q3, q3, q4
; CHECK-NEXT: vmov r3, s12
; CHECK-NEXT: vmov r2, s13
; CHECK-NEXT: vmov r4, s14
; CHECK-NEXT: vmov r5, s15
; CHECK-NEXT: adds.w r3, r3, lr
; CHECK-NEXT: adc.w r2, r2, r12
; CHECK-NEXT: adds.w r12, r3, r4
; CHECK-NEXT: adc.w r3, r2, r5
; CHECK-NEXT: vmov.u16 r2, q1[4]
; CHECK-NEXT: vmov.32 q3[0], r2
; CHECK-NEXT: vmov.u16 r2, q1[5]
; CHECK-NEXT: vmov.32 q3[1], r2
; CHECK-NEXT: vmov.u16 r2, q1[6]
; CHECK-NEXT: vmov.32 q3[2], r2
; CHECK-NEXT: vmov.u16 r2, q1[7]
; CHECK-NEXT: vmov.32 q3[3], r2
; CHECK-NEXT: vmov.u16 r2, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r2
; CHECK-NEXT: vmov.u16 r2, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r2
; CHECK-NEXT: vmov.u16 r2, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r2
; CHECK-NEXT: vmov.u16 r2, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r2
; CHECK-NEXT: vmullb.s16 q0, q1, q3
; CHECK-NEXT: vmov.f32 s12, s0
; CHECK-NEXT: vmov.f32 s14, s1
; CHECK-NEXT: vmov r2, s12
; CHECK-NEXT: vmov.32 q1[0], r2
; CHECK-NEXT: asrs r2, r2, #31
; CHECK-NEXT: vmov.32 q1[1], r2
; CHECK-NEXT: vmov r2, s14
; CHECK-NEXT: vmov.32 q1[2], r2
; CHECK-NEXT: asrs r2, r2, #31
; CHECK-NEXT: vmov.32 q1[3], r2
; CHECK-NEXT: vmov.u16 r2, q2[4]
; CHECK-NEXT: vmov.32 q3[0], r2
; CHECK-NEXT: vmov.u16 r2, q2[5]
; CHECK-NEXT: vmov.32 q3[1], r2
; CHECK-NEXT: vmov.u16 r2, q2[6]
; CHECK-NEXT: vmov.32 q3[2], r2
; CHECK-NEXT: vmov.u16 r2, q2[7]
; CHECK-NEXT: vmov.32 q3[3], r2
; CHECK-NEXT: vcmp.i32 ne, q3, zr
; CHECK-NEXT: vmrs r2, p0
; CHECK-NEXT: and r5, r2, #1
; CHECK-NEXT: rsbs r5, r5, #0
; CHECK-NEXT: vmov.32 q2[0], r5
; CHECK-NEXT: vmov.32 q2[1], r5
; CHECK-NEXT: ubfx r5, r2, #4, #1
; CHECK-NEXT: rsbs r5, r5, #0
; CHECK-NEXT: vmov.32 q2[2], r5
; CHECK-NEXT: vmov.32 q2[3], r5
; CHECK-NEXT: vand q1, q1, q2
; CHECK-NEXT: vmov r4, s4
; CHECK-NEXT: vmov r5, s5
; CHECK-NEXT: adds.w r12, r12, r4
; CHECK-NEXT: vmov r4, s6
; CHECK-NEXT: adcs r5, r3
; CHECK-NEXT: vmov r3, s7
; CHECK-NEXT: vmov.f32 s4, s2
; CHECK-NEXT: vmov.f32 s6, s3
; CHECK-NEXT: adds.w r4, r4, r12
; CHECK-NEXT: adc.w r12, r5, r3
; CHECK-NEXT: vmov r3, s4
; CHECK-NEXT: vmov.32 q0[0], r3
; CHECK-NEXT: asrs r3, r3, #31
; CHECK-NEXT: vmov.32 q0[1], r3
; CHECK-NEXT: vmov r3, s6
; CHECK-NEXT: vmov.32 q0[2], r3
; CHECK-NEXT: asrs r3, r3, #31
; CHECK-NEXT: vmov.32 q0[3], r3
; CHECK-NEXT: ubfx r3, r2, #8, #1
; CHECK-NEXT: rsbs r3, r3, #0
; CHECK-NEXT: ubfx r2, r2, #12, #1
; CHECK-NEXT: vmov.32 q1[0], r3
; CHECK-NEXT: rsbs r2, r2, #0
; CHECK-NEXT: vmov.32 q1[1], r3
; CHECK-NEXT: vmov.32 q1[2], r2
; CHECK-NEXT: vmov.32 q1[3], r2
; CHECK-NEXT: vand q0, q0, q1
; CHECK-NEXT: vmov r3, s0
; CHECK-NEXT: vmov r2, s1
; CHECK-NEXT: vmov r5, s3
; CHECK-NEXT: adds r3, r3, r4
; CHECK-NEXT: vmov r4, s2
; CHECK-NEXT: adc.w r2, r2, r12
; CHECK-NEXT: adds r3, r3, r4
; CHECK-NEXT: adcs r2, r5
; CHECK-NEXT: adds r0, r0, r3
; CHECK-NEXT: adcs r1, r2
; CHECK-NEXT: vpop {d8, d9, d10, d11, d12, d13}
; CHECK-NEXT: pop {r4, r5, r7, pc}
entry: entry:
%c = icmp eq <8 x i16> %b, zeroinitializer %c = icmp eq <8 x i16> %b, zeroinitializer
%xx = sext <8 x i16> %x to <8 x i32> %xx = sext <8 x i16> %x to <8 x i32>
%yy = sext <8 x i16> %y to <8 x i32> %yy = sext <8 x i16> %y to <8 x i32>
%m = mul <8 x i32> %xx, %yy %m = mul <8 x i32> %xx, %yy
%ma = sext <8 x i32> %m to <8 x i64> %ma = sext <8 x i32> %m to <8 x i64>
%s = select <8 x i1> %c, <8 x i64> %ma, <8 x i64> zeroinitializer %s = select <8 x i1> %c, <8 x i64> %ma, <8 x i64> zeroinitializer
%z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %s) %z = call i64 @llvm.experimental.vector.reduce.add.v8i64(<8 x i64> %s)
▲ Show 20 Lines • Show All 289 Lines • ▼ Show 20 Linesentry:
%z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %s) %z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %s)
%r = add i32 %z, %a %r = add i32 %z, %a
ret i32 %r ret i32 %r
} }
define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_acc_zext(<16 x i8> %x, <16 x i8> %y, <16 x i8> %b, i32 %a) { define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_acc_zext(<16 x i8> %x, <16 x i8> %y, <16 x i8> %b, i32 %a) {
; CHECK-LABEL: add_v16i8_v16i16_v16i32_acc_zext: ; CHECK-LABEL: add_v16i8_v16i16_v16i32_acc_zext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .vsave {d8, d9, d10, d11, d12, d13, d14, d15} ; CHECK-NEXT: vpt.i8 eq, q2, zr
; CHECK-NEXT: vpush {d8, d9, d10, d11, d12, d13, d14, d15} ; CHECK-NEXT: vmlavat.u8 r0, q0, q1
; CHECK-NEXT: .pad #64
; CHECK-NEXT: sub sp, #64
; CHECK-NEXT: vcmp.i8 eq, q2, zr
; CHECK-NEXT: vmov.i8 q2, #0x0
; CHECK-NEXT: vmov.i8 q7, #0xff
; CHECK-NEXT: vmov q6, q1
; CHECK-NEXT: vpsel q1, q7, q2
; CHECK-NEXT: vstrw.32 q2, [sp] @ 16-byte Spill
; CHECK-NEXT: vmov.u8 r1, q1[0]
; CHECK-NEXT: vmov.16 q3[0], r1
; CHECK-NEXT: vmov.u8 r1, q1[1]
; CHECK-NEXT: vmov.16 q3[1], r1
; CHECK-NEXT: vmov.u8 r1, q1[2]
; CHECK-NEXT: vmov.16 q3[2], r1
; CHECK-NEXT: vmov.u8 r1, q1[3]
; CHECK-NEXT: vmov.16 q3[3], r1
; CHECK-NEXT: vmov.u8 r1, q1[4]
; CHECK-NEXT: vmov.16 q3[4], r1
; CHECK-NEXT: vmov.u8 r1, q1[5]
; CHECK-NEXT: vmov.16 q3[5], r1
; CHECK-NEXT: vmov.u8 r1, q1[6]
; CHECK-NEXT: vmov.16 q3[6], r1
; CHECK-NEXT: vmov.u8 r1, q1[7]
; CHECK-NEXT: vmov.16 q3[7], r1
; CHECK-NEXT: vcmp.i16 ne, q3, zr
; CHECK-NEXT: vpsel q3, q7, q2
; CHECK-NEXT: vmov.u16 r1, q3[4]
; CHECK-NEXT: vstrw.32 q3, [sp, #48] @ 16-byte Spill
; CHECK-NEXT: vmov.32 q2[0], r1
; CHECK-NEXT: vmov.u16 r1, q3[5]
; CHECK-NEXT: vmov.32 q2[1], r1
; CHECK-NEXT: vmov.u16 r1, q3[6]
; CHECK-NEXT: vmov.32 q2[2], r1
; CHECK-NEXT: vmov.u16 r1, q3[7]
; CHECK-NEXT: vmov.32 q2[3], r1
; CHECK-NEXT: vmov.u8 r1, q6[0]
; CHECK-NEXT: vmov.16 q4[0], r1
; CHECK-NEXT: vmov.u8 r1, q6[1]
; CHECK-NEXT: vmov.16 q4[1], r1
; CHECK-NEXT: vmov.u8 r1, q6[2]
; CHECK-NEXT: vmov.16 q4[2], r1
; CHECK-NEXT: vmov.u8 r1, q6[3]
; CHECK-NEXT: vmov.16 q4[3], r1
; CHECK-NEXT: vmov.u8 r1, q6[4]
; CHECK-NEXT: vmov.16 q4[4], r1
; CHECK-NEXT: vmov.u8 r1, q6[5]
; CHECK-NEXT: vmov.16 q4[5], r1
; CHECK-NEXT: vmov.u8 r1, q6[6]
; CHECK-NEXT: vmov.16 q4[6], r1
; CHECK-NEXT: vmov.u8 r1, q6[7]
; CHECK-NEXT: vmov.16 q4[7], r1
; CHECK-NEXT: vmov.u8 r1, q0[0]
; CHECK-NEXT: vmov.16 q5[0], r1
; CHECK-NEXT: vmov.u8 r1, q0[1]
; CHECK-NEXT: vmov.16 q5[1], r1
; CHECK-NEXT: vmov.u8 r1, q0[2]
; CHECK-NEXT: vmov.16 q5[2], r1
; CHECK-NEXT: vmov.u8 r1, q0[3]
; CHECK-NEXT: vmov.16 q5[3], r1
; CHECK-NEXT: vmov.u8 r1, q0[4]
; CHECK-NEXT: vmov.16 q5[4], r1
; CHECK-NEXT: vmov.u8 r1, q0[5]
; CHECK-NEXT: vmov.16 q5[5], r1
; CHECK-NEXT: vmov.u8 r1, q0[6]
; CHECK-NEXT: vmov.16 q5[6], r1
; CHECK-NEXT: vmov.u8 r1, q0[7]
; CHECK-NEXT: vmov.16 q5[7], r1
; CHECK-NEXT: vmov q3, q0
; CHECK-NEXT: vmullb.u8 q5, q5, q4
; CHECK-NEXT: vcmp.i32 ne, q2, zr
; CHECK-NEXT: vmov.u16 r1, q5[4]
; CHECK-NEXT: vmov.i32 q4, #0x0
; CHECK-NEXT: vmov.32 q0[0], r1
; CHECK-NEXT: vmov.u16 r1, q5[5]
; CHECK-NEXT: vmov.32 q0[1], r1
; CHECK-NEXT: vmov.u16 r1, q5[6]
; CHECK-NEXT: vmov.32 q0[2], r1
; CHECK-NEXT: vmov.u16 r1, q5[7]
; CHECK-NEXT: vmov.32 q0[3], r1
; CHECK-NEXT: vmov.i32 q2, #0xffff
; CHECK-NEXT: vmov.u8 r1, q1[8]
; CHECK-NEXT: vstrw.32 q4, [sp, #32] @ 16-byte Spill
; CHECK-NEXT: vstrw.32 q2, [sp, #16] @ 16-byte Spill
; CHECK-NEXT: vpst
; CHECK-NEXT: vandt q4, q0, q2
; CHECK-NEXT: vmov.16 q0[0], r1
; CHECK-NEXT: vmov.u8 r1, q1[9]
; CHECK-NEXT: vmov.16 q0[1], r1
; CHECK-NEXT: vmov.u8 r1, q1[10]
; CHECK-NEXT: vmov.16 q0[2], r1
; CHECK-NEXT: vmov.u8 r1, q1[11]
; CHECK-NEXT: vmov.16 q0[3], r1
; CHECK-NEXT: vmov.u8 r1, q1[12]
; CHECK-NEXT: vmov.16 q0[4], r1
; CHECK-NEXT: vmov.u8 r1, q1[13]
; CHECK-NEXT: vmov.16 q0[5], r1
; CHECK-NEXT: vmov.u8 r1, q1[14]
; CHECK-NEXT: vmov.16 q0[6], r1
; CHECK-NEXT: vmov.u8 r1, q1[15]
; CHECK-NEXT: vmov.16 q0[7], r1
; CHECK-NEXT: vcmp.i16 ne, q0, zr
; CHECK-NEXT: vldrw.u32 q0, [sp] @ 16-byte Reload
; CHECK-NEXT: vpsel q0, q7, q0
; CHECK-NEXT: vmov.u16 r1, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r1
; CHECK-NEXT: vmov.u16 r1, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r1
; CHECK-NEXT: vmov.u16 r1, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r1
; CHECK-NEXT: vmov.u16 r1, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r1
; CHECK-NEXT: vmov.u8 r1, q6[8]
; CHECK-NEXT: vmov.16 q7[0], r1
; CHECK-NEXT: vmov.u8 r1, q6[9]
; CHECK-NEXT: vmov.16 q7[1], r1
; CHECK-NEXT: vmov.u8 r1, q6[10]
; CHECK-NEXT: vmov.16 q7[2], r1
; CHECK-NEXT: vmov.u8 r1, q6[11]
; CHECK-NEXT: vmov.16 q7[3], r1
; CHECK-NEXT: vmov.u8 r1, q6[12]
; CHECK-NEXT: vmov.16 q7[4], r1
; CHECK-NEXT: vmov.u8 r1, q6[13]
; CHECK-NEXT: vmov.16 q7[5], r1
; CHECK-NEXT: vmov.u8 r1, q6[14]
; CHECK-NEXT: vmov.16 q7[6], r1
; CHECK-NEXT: vmov.u8 r1, q6[15]
; CHECK-NEXT: vmov.16 q7[7], r1
; CHECK-NEXT: vmov.u8 r1, q3[8]
; CHECK-NEXT: vcmp.i32 ne, q1, zr
; CHECK-NEXT: vmov.16 q1[0], r1
; CHECK-NEXT: vmov.u8 r1, q3[9]
; CHECK-NEXT: vmov.16 q1[1], r1
; CHECK-NEXT: vmov.u8 r1, q3[10]
; CHECK-NEXT: vmov.16 q1[2], r1
; CHECK-NEXT: vmov.u8 r1, q3[11]
; CHECK-NEXT: vmov.16 q1[3], r1
; CHECK-NEXT: vmov.u8 r1, q3[12]
; CHECK-NEXT: vmov.16 q1[4], r1
; CHECK-NEXT: vmov.u8 r1, q3[13]
; CHECK-NEXT: vmov.16 q1[5], r1
; CHECK-NEXT: vmov.u8 r1, q3[14]
; CHECK-NEXT: vmov.16 q1[6], r1
; CHECK-NEXT: vmov.u8 r1, q3[15]
; CHECK-NEXT: vmov.16 q1[7], r1
; CHECK-NEXT: vmullb.u8 q1, q1, q7
; CHECK-NEXT: vmov.u16 r1, q1[4]
; CHECK-NEXT: vmov.32 q2[0], r1
; CHECK-NEXT: vmov.u16 r1, q1[5]
; CHECK-NEXT: vmov.32 q2[1], r1
; CHECK-NEXT: vmov.u16 r1, q1[6]
; CHECK-NEXT: vmov.32 q2[2], r1
; CHECK-NEXT: vmov.u16 r1, q1[7]
; CHECK-NEXT: vmov.32 q2[3], r1
; CHECK-NEXT: vmovlb.u16 q2, q2
; CHECK-NEXT: vpst
; CHECK-NEXT: vaddt.i32 q4, q4, q2
; CHECK-NEXT: vldrw.u32 q3, [sp, #48] @ 16-byte Reload
; CHECK-NEXT: vmov.u16 r1, q3[0]
; CHECK-NEXT: vmov.32 q2[0], r1
; CHECK-NEXT: vmov.u16 r1, q3[1]
; CHECK-NEXT: vmov.32 q2[1], r1
; CHECK-NEXT: vmov.u16 r1, q3[2]
; CHECK-NEXT: vmov.32 q2[2], r1
; CHECK-NEXT: vmov.u16 r1, q3[3]
; CHECK-NEXT: vmov.32 q2[3], r1
; CHECK-NEXT: vmov.u16 r1, q5[0]
; CHECK-NEXT: vcmp.i32 ne, q2, zr
; CHECK-NEXT: vmov.32 q2[0], r1
; CHECK-NEXT: vmov.u16 r1, q5[1]
; CHECK-NEXT: vldrw.u32 q3, [sp, #32] @ 16-byte Reload
; CHECK-NEXT: vmov.32 q2[1], r1
; CHECK-NEXT: vmov.u16 r1, q5[2]
; CHECK-NEXT: vmov.32 q2[2], r1
; CHECK-NEXT: vmov.u16 r1, q5[3]
; CHECK-NEXT: vmov.32 q2[3], r1
; CHECK-NEXT: vmov.u16 r1, q0[0]
; CHECK-NEXT: vldrw.u32 q5, [sp, #16] @ 16-byte Reload
; CHECK-NEXT: vpst
; CHECK-NEXT: vandt q3, q2, q5
; CHECK-NEXT: vmov.32 q2[0], r1
; CHECK-NEXT: vmov.u16 r1, q0[1]
; CHECK-NEXT: vmov.32 q2[1], r1
; CHECK-NEXT: vmov.u16 r1, q0[2]
; CHECK-NEXT: vmov.32 q2[2], r1
; CHECK-NEXT: vmov.u16 r1, q0[3]
; CHECK-NEXT: vmov.32 q2[3], r1
; CHECK-NEXT: vmov.u16 r1, q1[0]
; CHECK-NEXT: vmov.32 q0[0], r1
; CHECK-NEXT: vmov.u16 r1, q1[1]
; CHECK-NEXT: vmov.32 q0[1], r1
; CHECK-NEXT: vmov.u16 r1, q1[2]
; CHECK-NEXT: vmov.32 q0[2], r1
; CHECK-NEXT: vmov.u16 r1, q1[3]
; CHECK-NEXT: vmov.32 q0[3], r1
; CHECK-NEXT: vmov q1, q3
; CHECK-NEXT: vmovlb.u16 q0, q0
; CHECK-NEXT: vpt.i32 ne, q2, zr
; CHECK-NEXT: vaddt.i32 q1, q3, q0
; CHECK-NEXT: vadd.i32 q0, q1, q4
; CHECK-NEXT: vaddva.u32 r0, q0
; CHECK-NEXT: add sp, #64
; CHECK-NEXT: vpop {d8, d9, d10, d11, d12, d13, d14, d15}
; CHECK-NEXT: bx lr ; CHECK-NEXT: bx lr
entry: entry:
%c = icmp eq <16 x i8> %b, zeroinitializer %c = icmp eq <16 x i8> %b, zeroinitializer
%xx = zext <16 x i8> %x to <16 x i16> %xx = zext <16 x i8> %x to <16 x i16>
%yy = zext <16 x i8> %y to <16 x i16> %yy = zext <16 x i8> %y to <16 x i16>
%m = mul <16 x i16> %xx, %yy %m = mul <16 x i16> %xx, %yy
%ma = zext <16 x i16> %m to <16 x i32> %ma = zext <16 x i16> %m to <16 x i32>
%s = select <16 x i1> %c, <16 x i32> %ma, <16 x i32> zeroinitializer %s = select <16 x i1> %c, <16 x i32> %ma, <16 x i32> zeroinitializer
%z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %s) %z = call i32 @llvm.experimental.vector.reduce.add.v16i32(<16 x i32> %s)
%r = add i32 %z, %a %r = add i32 %z, %a
ret i32 %r ret i32 %r
} }
define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_acc_sext(<16 x i8> %x, <16 x i8> %y, <16 x i8> %b, i32 %a) { define arm_aapcs_vfpcc i32 @add_v16i8_v16i16_v16i32_acc_sext(<16 x i8> %x, <16 x i8> %y, <16 x i8> %b, i32 %a) {
; CHECK-LABEL: add_v16i8_v16i16_v16i32_acc_sext: ; CHECK-LABEL: add_v16i8_v16i16_v16i32_acc_sext:
; CHECK: @ %bb.0: @ %entry ; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: .vsave {d8, d9, d10, d11, d12, d13, d14, d15} ; CHECK-NEXT: vpt.i8 eq, q2, zr
; CHECK-NEXT: vpush {d8, d9, d10, d11, d12, d13, d14, d15} ; CHECK-NEXT: vmlavat.s8 r0, q0, q1
; CHECK-NEXT: .pad #32
; CHECK-NEXT: sub sp, #32
; CHECK-NEXT: vmov q3, q2
; CHECK-NEXT: vmov q6, q0
; CHECK-NEXT: vmov.i8 q0, #0x0
; CHECK-NEXT: vcmp.i8 eq, q3, zr
; CHECK-NEXT: vmov.i8 q5, #0xff
; CHECK-NEXT: vmov q2, q1
; CHECK-NEXT: vpsel q1, q5, q0
; CHECK-NEXT: vstrw.32 q0, [sp] @ 16-byte Spill
; CHECK-NEXT: vmov.u8 r1, q1[0]
; CHECK-NEXT: vmov.16 q3[0], r1
; CHECK-NEXT: vmov.u8 r1, q1[1]
; CHECK-NEXT: vmov.16 q3[1], r1
; CHECK-NEXT: vmov.u8 r1, q1[2]
; CHECK-NEXT: vmov.16 q3[2], r1
; CHECK-NEXT: vmov.u8 r1, q1[3]
; CHECK-NEXT: vmov.16 q3[3], r1
; CHECK-NEXT: vmov.u8 r1, q1[4]
; CHECK-NEXT: vmov.16 q3[4], r1
; CHECK-NEXT: vmov.u8 r1, q1[5]
; CHECK-NEXT: vmov.16 q3[5], r1
; CHECK-NEXT: vmov.u8 r1, q1[6]
; CHECK-NEXT: vmov.16 q3[6], r1
; CHECK-NEXT: vmov.u8 r1, q1[7]
; CHECK-NEXT: vmov.16 q3[7], r1
; CHECK-NEXT: vcmp.i16 ne, q3, zr
; CHECK-NEXT: vpsel q3, q5, q0
; CHECK-NEXT: vmov.u16 r1, q3[4]
; CHECK-NEXT: vmov.32 q0[0], r1
; CHECK-NEXT: vmov.u16 r1, q3[5]
; CHECK-NEXT: vmov.32 q0[1], r1
; CHECK-NEXT: vmov.u16 r1, q3[6]
; CHECK-NEXT: vmov.32 q0[2], r1
; CHECK-NEXT: vmov.u16 r1, q3[7]
; CHECK-NEXT: vmov.32 q0[3], r1
; CHECK-NEXT: vmov.u8 r1, q2[0]
; CHECK-NEXT: vmov.16 q4[0], r1
; CHECK-NEXT: vmov.u8 r1, q2[1]
; CHECK-NEXT: vmov.16 q4[1], r1
; CHECK-NEXT: vmov.u8 r1, q2[2]
; CHECK-NEXT: vmov.16 q4[2], r1
; CHECK-NEXT: vmov.u8 r1, q2[3]
; CHECK-NEXT: vmov.16 q4[3], r1
; CHECK-NEXT: vmov.u8 r1, q2[4]
; CHECK-NEXT: vmov.16 q4[4], r1
; CHECK-NEXT: vmov.u8 r1, q2[5]
; CHECK-NEXT: vmov.16 q4[5], r1
; CHECK-NEXT: vmov.u8 r1, q2[6]
; CHECK-NEXT: vmov.16 q4[6], r1
; CHECK-NEXT: vmov.u8 r1, q2[7]
; CHECK-NEXT: vmov.16 q4[7], r1
; CHECK-NEXT: vmov.u8 r1, q6[0]
; CHECK-NEXT: vmov.16 q7[0], r1
; CHECK-NEXT: vmov.u8 r1, q6[1]
; CHECK-NEXT: vmov.16 q7[1], r1
; CHECK-NEXT: vmov.u8 r1, q6[2]
; CHECK-NEXT: vmov.16 q7[2], r1
; CHECK-NEXT: vmov.u8 r1, q6[3]
; CHECK-NEXT: vmov.16 q7[3], r1
; CHECK-NEXT: vmov.u8 r1, q6[4]
; CHECK-NEXT: vmov.16 q7[4], r1
; CHECK-NEXT: vmov.u8 r1, q6[5]
; CHECK-NEXT: vmov.16 q7[5], r1
; CHECK-NEXT: vmov.u8 r1, q6[6]
; CHECK-NEXT: vmov.16 q7[6], r1
; CHECK-NEXT: vmov.u8 r1, q6[7]
; CHECK-NEXT: vmov.16 q7[7], r1
; CHECK-NEXT: vcmp.i32 ne, q0, zr
; CHECK-NEXT: vmullb.s8 q4, q7, q4
; CHECK-NEXT: vmov.u16 r1, q4[4]
; CHECK-NEXT: vmov.32 q0[0], r1
; CHECK-NEXT: vmov.u16 r1, q4[5]
; CHECK-NEXT: vmov.32 q0[1], r1
; CHECK-NEXT: vmov.u16 r1, q4[6]
; CHECK-NEXT: vmov.32 q0[2], r1
; CHECK-NEXT: vmov.u16 r1, q4[7]
; CHECK-NEXT: vmov.32 q0[3], r1
; CHECK-NEXT: vmov.u8 r1, q1[8]
; CHECK-NEXT: vmovlb.s16 q7, q0
; CHECK-NEXT: vmov.i32 q0, #0x0
; CHECK-NEXT: vstrw.32 q0, [sp, #16] @ 16-byte Spill
; CHECK-NEXT: vpsel q7, q7, q0
; CHECK-NEXT: vmov.16 q0[0], r1
; CHECK-NEXT: vmov.u8 r1, q1[9]
; CHECK-NEXT: vmov.16 q0[1], r1
; CHECK-NEXT: vmov.u8 r1, q1[10]
; CHECK-NEXT: vmov.16 q0[2], r1
; CHECK-NEXT: vmov.u8 r1, q1[11]
; CHECK-NEXT: vmov.16 q0[3], r1
; CHECK-NEXT: vmov.u8 r1, q1[12]
; CHECK-NEXT: vmov.16 q0[4], r1
; CHECK-NEXT: vmov.u8 r1, q1[13]
; CHECK-NEXT: vmov.16 q0[5], r1
; CHECK-NEXT: vmov.u8 r1, q1[14]
; CHECK-NEXT: vmov.16 q0[6], r1
; CHECK-NEXT: vmov.u8 r1, q1[15]
; CHECK-NEXT: vmov.16 q0[7], r1
; CHECK-NEXT: vcmp.i16 ne, q0, zr
; CHECK-NEXT: vldrw.u32 q0, [sp] @ 16-byte Reload
; CHECK-NEXT: vpsel q0, q5, q0
; CHECK-NEXT: vmov.u16 r1, q0[4]
; CHECK-NEXT: vmov.32 q1[0], r1
; CHECK-NEXT: vmov.u16 r1, q0[5]
; CHECK-NEXT: vmov.32 q1[1], r1
; CHECK-NEXT: vmov.u16 r1, q0[6]
; CHECK-NEXT: vmov.32 q1[2], r1
; CHECK-NEXT: vmov.u16 r1, q0[7]
; CHECK-NEXT: vmov.32 q1[3], r1
; CHECK-NEXT: vmov.u8 r1, q2[8]
; CHECK-NEXT: vmov.16 q5[0], r1
; CHECK-NEXT: vmov.u8 r1, q2[9]
; CHECK-NEXT: vmov.16 q5[1], r1
; CHECK-NEXT: vmov.u8 r1, q2[10]
; CHECK-NEXT: vmov.16 q5[2], r1
; CHECK-NEXT: vmov.u8 r1, q2[11]
; CHECK-NEXT: vmov.16 q5[3], r1
; CHECK-NEXT: vmov.u8 r1, q2[12]
; CHECK-NEXT: vmov.16 q5[4], r1
; CHECK-NEXT: vmov.u8 r1, q2[13]
; CHECK-NEXT: vmov.16 q5[5], r1
; CHECK-NEXT: vmov.u8 r1, q2[14]
; CHECK-NEXT: vmov.16 q5[6], r1
; CHECK-NEXT: vmov.u8 r1, q2[15]
; CHECK-NEXT: vmov.16 q5[7], r1
; CHECK-NEXT: vmov.u8 r1, q6[8]
; CHECK-NEXT: vcmp.i32 ne, q1, zr
; CHECK-NEXT: vmov.16 q1[0], r1
; CHECK-NEXT: vmov.u8 r1, q6[9]
; CHECK-NEXT: vmov.16 q1[1], r1
; CHECK-NEXT: vmov.u8 r1, q6[10]
; CHECK-NEXT: vmov.16 q1[2], r1
; CHECK-NEXT: vmov.u8 r1, q6[11]
; CHECK-NEXT: vmov.16 q1[3], r1
; CHECK-NEXT: vmov.u8 r1, q6[12]
; CHECK-NEXT: vmov.16 q1[4], r1
; CHECK-NEXT: vmov.u8 r1, q6[13]
; CHECK-NEXT: vmov.16 q1[5], r1
; CHECK-NEXT: vmov.u8 r1, q6[14]
; CHECK-NEXT: vmov.16 q1[6], r1
; CHECK-NEXT: vmov.u8 r1, q6[15]
; CHECK-NEXT: vmov.16 q1[7], r1
; CHECK-NEXT: vmullb.s8 q1, q1, q5
; CHECK-NEXT: vmov.u16 r1, q1[4]
; CHECK-NEXT: vmov.32 q2[0], r1
; CHECK-NEXT: vmov.u16 r1, q1[5]
; CHECK-NEXT: vmov.32 q2[1], r1
; CHECK-NEXT: vmov.u16 r1, q1[6]
; CHECK-NEXT: vmov.32 q2[2], r1
; CHECK-NEXT: vmov.u16 r1, q1[7]
; CHECK-NEXT: vmov.32 q2[3], r1
; CHECK-NEXT: vmov.u16 r1, q3[0]
; CHECK-NEXT: vmovlb.s16 q2, q2
; CHECK-NEXT: vpst
; CHECK-NEXT: vaddt.i32 q7, q7, q2
; CHECK-NEXT: vmov.32 q2[0], r1
; CHECK-NEXT: vmov.u16 r1, q3[1]
; CHECK-NEXT: vmov.32 q2[1], r1
; CHECK-NEXT: vmov.u16 r1, q3[2]
; CHECK-NEXT: vmov.32 q2[2], r1
; CHECK-NEXT: vmov.u16 r1, q3[3]
; CHECK-NEXT: vmov.32 q2[3], r1
; CHECK-NEXT: vmov.u16 r1, q4[0]
; CHECK-NEXT: vcmp.i32 ne, q2, zr
; CHECK-NEXT: vmov.32 q2[0], r1
; CHECK-NEXT: vmov.u16 r1, q4[1]
; CHECK-NEXT: vldrw.u32 q3, [sp, #16] @ 16-byte Reload
; CHECK-NEXT: vmov.32 q2[1], r1
; CHECK-NEXT: vmov.u16 r1, q4[2]
; CHECK-NEXT: vmov.32 q2[2], r1
; CHECK-NEXT: vmov.u16 r1, q4[3]
; CHECK-NEXT: vmov.32 q2[3], r1
; CHECK-NEXT: vmov.u16 r1, q0[0]
; CHECK-NEXT: vmovlb.s16 q2, q2
; CHECK-NEXT: vpsel q2, q2, q3
; CHECK-NEXT: vmov.32 q3[0], r1
; CHECK-NEXT: vmov.u16 r1, q0[1]
; CHECK-NEXT: vmov.32 q3[1], r1
; CHECK-NEXT: vmov.u16 r1, q0[2]
; CHECK-NEXT: vmov.32 q3[2], r1
; CHECK-NEXT: vmov.u16 r1, q0[3]
; CHECK-NEXT: vmov.32 q3[3], r1
; CHECK-NEXT: vmov.u16 r1, q1[0]
; CHECK-NEXT: vmov.32 q0[0], r1
; CHECK-NEXT: vmov.u16 r1, q1[1]
; CHECK-NEXT: vmov.32 q0[1], r1
; CHECK-NEXT: vmov.u16 r1, q1[2]
; CHECK-NEXT: vmov.32 q0[2], r1
; CHECK-NEXT: vmov.u16 r1, q1[3]
; CHECK-NEXT: vmov.32 q0[3], r1
; CHECK-NEXT: vmovlb.s16 q0, q0
; CHECK-NEXT: vpt.i32 ne, q3, zr
; CHECK-NEXT: vaddt.i32 q2, q2, q0
; CHECK-NEXT: vadd.i32 q0, q2, q7
; CHECK-NEXT: vaddva.u32 r0, q0
; CHECK-NEXT: add sp, #32
; CHECK-NEXT: vpop {d8, d9, d10, d11, d12, d13, d14, d15}
; CHECK-NEXT: bx lr ; CHECK-NEXT: bx lr
entry: entry:
%c = icmp eq <16 x i8> %b, zeroinitializer %c = icmp eq <16 x i8> %b, zeroinitializer
%xx = sext <16 x i8> %x to <16 x i16> %xx = sext <16 x i8> %x to <16 x i16>
%yy = sext <16 x i8> %y to <16 x i16> %yy = sext <16 x i8> %y to <16 x i16>
%m = mul <16 x i16> %xx, %yy %m = mul <16 x i16> %xx, %yy
%ma = sext <16 x i16> %m to <16 x i32> %ma = sext <16 x i16> %m to <16 x i32>
%s = select <16 x i1> %c, <16 x i32> %ma, <16 x i32> zeroinitializer %s = select <16 x i1> %c, <16 x i32> %ma, <16 x i32> zeroinitializer
▲ Show 20 Lines • Show All 1,270 Lines • Show Last 20 Lines