[VE] Disable automatic maxnum/minnum selection

[kaz7]

Summary

Disable FMAX/FMIN selection from select_cc in VEInstrInfo.td because of
the lack of NaN consideration. This patch removes such selection from
VEInstrInfo.td and lets llvm work on it in combineMinNumMaxNum.

llvm/lib/Target/VE/VEInstrInfo.td

def : Pat<(i32 (setcc i64:$l, i64:$r, CCUIOp:$cond)),
           (setccrr<CMOVLrm> (icond2cc $cond), (CMPULrr $l, $r))>;
 def : Pat<(i32 (setcc f32:$l, f32:$r, cond:$cond)),
           (setccrr<CMOVSrm> (fcond2cc $cond), (FCMPSrr $l, $r))>;
 def : Pat<(i32 (setcc f64:$l, f64:$r, cond:$cond)),
           (setccrr<CMOVDrm> (fcond2cc $cond), (FCMPDrr $l, $r))>;
 def : Pat<(i32 (setcc f128:$l, f128:$r, cond:$cond)),
           (setccrr<CMOVDrm> (fcond2cc $cond), (FCMPQrr $l, $r))>;
 
-// Special SELECTCC pattern matches
-// Use min/max for better performance.
-//
-//   MAX/MIN  %res, %lhs, %rhs
-
-def : Pat<(f64 (selectcc f64:$LHS, f64:$RHS, f64:$LHS, f64:$RHS, SETOGT)),
-          (FMAXDrr $LHS, $RHS)>;
-def : Pat<(f32 (selectcc f32:$LHS, f32:$RHS, f32:$LHS, f32:$RHS, SETOGT)),
-          (FMAXSrr $LHS, $RHS)>;
-def : Pat<(f64 (selectcc f64:$LHS, f64:$RHS, f64:$LHS, f64:$RHS, SETOGE)),
-          (FMAXDrr $LHS, $RHS)>;
-def : Pat<(f32 (selectcc f32:$LHS, f32:$RHS, f32:$LHS, f32:$RHS, SETOGE)),
-          (FMAXSrr $LHS, $RHS)>;
-
-def : Pat<(f64 (selectcc f64:$LHS, f64:$RHS, f64:$LHS, f64:$RHS, SETOLT)),
-          (FMINDrr $LHS, $RHS)>;
-def : Pat<(f32 (selectcc f32:$LHS, f32:$RHS, f32:$LHS, f32:$RHS, SETOLT)),
-          (FMINSrr $LHS, $RHS)>;
-def : Pat<(f64 (selectcc f64:$LHS, f64:$RHS, f64:$LHS, f64:$RHS, SETOLE)),
-          (FMINDrr $LHS, $RHS)>;
-def : Pat<(f32 (selectcc f32:$LHS, f32:$RHS, f32:$LHS, f32:$RHS, SETOLE)),
-          (FMINSrr $LHS, $RHS)>;
-
 // Helper classes to construct cmov patterns for the ease.
 //
 //   Hiding INSERT_SUBREG/EXTRACT_SUBREG patterns.
 
 class cmovrr<Instruction INSN> :
     OutPatFrag<(ops node:$cond, node:$comp, node:$t, node:$f),
                (INSN $cond, $comp, $t, $f)>;
 class cmovrm<Instruction INSN, SDNodeXForm MOP = MIMM> :

llvm/test/CodeGen/VE/Scalar/max.ll

 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
 ; RUN: llc < %s -mtriple=ve-unknown-unknown | FileCheck %s
+; RUN: llc < %s -mtriple=ve-unknown-unknown -enable-no-signed-zeros-fp-math \
+; RUN:     -enable-no-nans-fp-math | FileCheck %s -check-prefix=OPT
 
 define double @maxf64(double, double) {
 ; CHECK-LABEL: maxf64:
 ; CHECK:       # %bb.0:
-; CHECK-NEXT:    fmax.d %s0, %s0, %s1
+; CHECK-NEXT:    fcmp.d %s2, %s0, %s1
+; CHECK-NEXT:    cmov.d.gt %s1, %s0, %s2
+; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: maxf64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmax.d %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp ogt double %0, %1
   %4 = select i1 %3, double %0, double %1
   ret double %4
 }
 
 define double @max2f64(double, double) {
 ; CHECK-LABEL: max2f64:
 ; CHECK:       # %bb.0:
-; CHECK-NEXT:    fmax.d %s0, %s0, %s1
+; CHECK-NEXT:    fcmp.d %s2, %s0, %s1
+; CHECK-NEXT:    cmov.d.ge %s1, %s0, %s2
+; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: max2f64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmax.d %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp oge double %0, %1
   %4 = select i1 %3, double %0, double %1
   ret double %4
 }
 
 ; VE has no max for unordered comparison
 define double @maxuf64(double, double) {
 ; CHECK-LABEL: maxuf64:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    fcmp.d %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.d.gtnan %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: maxuf64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmax.d %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp ugt double %0, %1
   %4 = select i1 %3, double %0, double %1
   ret double %4
 }
 
 ; VE has no max for unordered comparison
 define double @max2uf64(double, double) {
 ; CHECK-LABEL: max2uf64:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    fcmp.d %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.d.genan %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: max2uf64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmax.d %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp uge double %0, %1
   %4 = select i1 %3, double %0, double %1
   ret double %4
 }
 
 define float @maxf32(float, float) {
 ; CHECK-LABEL: maxf32:
 ; CHECK:       # %bb.0:
-; CHECK-NEXT:    fmax.s %s0, %s0, %s1
+; CHECK-NEXT:    fcmp.s %s2, %s0, %s1
+; CHECK-NEXT:    cmov.s.gt %s1, %s0, %s2
+; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: maxf32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmax.s %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp ogt float %0, %1
   %4 = select i1 %3, float %0, float %1
   ret float %4
 }
 
 define float @max2f32(float, float) {
 ; CHECK-LABEL: max2f32:
 ; CHECK:       # %bb.0:
-; CHECK-NEXT:    fmax.s %s0, %s0, %s1
+; CHECK-NEXT:    fcmp.s %s2, %s0, %s1
+; CHECK-NEXT:    cmov.s.ge %s1, %s0, %s2
+; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: max2f32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmax.s %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp oge float %0, %1
   %4 = select i1 %3, float %0, float %1
   ret float %4
 }
 
 define float @maxuf32(float, float) {
 ; CHECK-LABEL: maxuf32:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    fcmp.s %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.s.gtnan %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: maxuf32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmax.s %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp ugt float %0, %1
   %4 = select i1 %3, float %0, float %1
   ret float %4
 }
 
 define float @max2uf32(float, float) {
 ; CHECK-LABEL: max2uf32:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    fcmp.s %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.s.genan %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: max2uf32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmax.s %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp uge float %0, %1
   %4 = select i1 %3, float %0, float %1
   ret float %4
 }
 
 define i64 @maxi64(i64, i64) {
 ; CHECK-LABEL: maxi64:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    maxs.l %s0, %s0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: maxi64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    maxs.l %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp sgt i64 %0, %1
   %4 = select i1 %3, i64 %0, i64 %1
   ret i64 %4
 }
 
 define i64 @max2i64(i64, i64) {
 ; CHECK-LABEL: max2i64:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    maxs.l %s0, %s0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: max2i64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    maxs.l %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp sge i64 %0, %1
   %4 = select i1 %3, i64 %0, i64 %1
   ret i64 %4
 }
 
 define i64 @maxu64(i64, i64) {
 ; CHECK-LABEL: maxu64:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    cmpu.l %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.l.gt %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: maxu64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    cmpu.l %s2, %s0, %s1
+; OPT-NEXT:    cmov.l.gt %s1, %s0, %s2
+; OPT-NEXT:    or %s0, 0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp ugt i64 %0, %1
   %4 = select i1 %3, i64 %0, i64 %1
   ret i64 %4
 }
 
 define i64 @max2u64(i64, i64) {
 ; CHECK-LABEL: max2u64:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    cmpu.l %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.l.ge %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: max2u64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    cmpu.l %s2, %s0, %s1
+; OPT-NEXT:    cmov.l.ge %s1, %s0, %s2
+; OPT-NEXT:    or %s0, 0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp uge i64 %0, %1
   %4 = select i1 %3, i64 %0, i64 %1
   ret i64 %4
 }
 
 define i32 @maxi32(i32, i32) {
 ; CHECK-LABEL: maxi32:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    maxs.w.sx %s0, %s0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: maxi32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    maxs.w.sx %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp sgt i32 %0, %1
   %4 = select i1 %3, i32 %0, i32 %1
   ret i32 %4
 }
 
 define i32 @max2i32(i32, i32) {
 ; CHECK-LABEL: max2i32:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    maxs.w.sx %s0, %s0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: max2i32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    maxs.w.sx %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp sge i32 %0, %1
   %4 = select i1 %3, i32 %0, i32 %1
   ret i32 %4
 }
 
 define i32 @maxu32(i32, i32) {
 ; CHECK-LABEL: maxu32:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    cmpu.w %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.w.gt %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: maxu32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    cmpu.w %s2, %s0, %s1
+; OPT-NEXT:    cmov.w.gt %s1, %s0, %s2
+; OPT-NEXT:    or %s0, 0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp ugt i32 %0, %1
   %4 = select i1 %3, i32 %0, i32 %1
   ret i32 %4
 }
 
 define i32 @max2u32(i32, i32) {
 ; CHECK-LABEL: max2u32:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    cmpu.w %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.w.ge %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: max2u32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    cmpu.w %s2, %s0, %s1
+; OPT-NEXT:    cmov.w.ge %s1, %s0, %s2
+; OPT-NEXT:    or %s0, 0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp uge i32 %0, %1
   %4 = select i1 %3, i32 %0, i32 %1
   ret i32 %4
 }
 
 define zeroext i1 @maxi1(i1 zeroext, i1 zeroext) {
 ; CHECK-LABEL: maxi1:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    or %s0, %s0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: maxi1:
+; OPT:       # %bb.0:
+; OPT-NEXT:    or %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = xor i1 %1, true
   %4 = and i1 %3, %0
   %5 = select i1 %4, i1 %0, i1 %1
   ret i1 %5
 }

llvm/test/CodeGen/VE/Scalar/min.ll

+; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
 ; RUN: llc < %s -mtriple=ve-unknown-unknown | FileCheck %s
+; RUN: llc < %s -mtriple=ve-unknown-unknown -enable-no-signed-zeros-fp-math \
+; RUN:     -enable-no-nans-fp-math | FileCheck %s -check-prefix=OPT
 
 define double @minf64(double, double) {
 ; CHECK-LABEL: minf64:
 ; CHECK:       # %bb.0:
-; CHECK-NEXT:    fmin.d %s0, %s0, %s1
+; CHECK-NEXT:    fcmp.d %s2, %s0, %s1
+; CHECK-NEXT:    cmov.d.lt %s1, %s0, %s2
+; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: minf64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmin.d %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp olt double %0, %1
   %4 = select i1 %3, double %0, double %1
   ret double %4
 }
 
 define double @min2f64(double, double) {
 ; CHECK-LABEL: min2f64:
 ; CHECK:       # %bb.0:
-; CHECK-NEXT:    fmin.d %s0, %s0, %s1
+; CHECK-NEXT:    fcmp.d %s2, %s0, %s1
+; CHECK-NEXT:    cmov.d.le %s1, %s0, %s2
+; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: min2f64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmin.d %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp ole double %0, %1
   %4 = select i1 %3, double %0, double %1
   ret double %4
 }
 
 define double @minuf64(double, double) {
 ; CHECK-LABEL: minuf64:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    fcmp.d %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.d.ltnan %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: minuf64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmin.d %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp ult double %0, %1
   %4 = select i1 %3, double %0, double %1
   ret double %4
 }
 
 define double @min2uf64(double, double) {
 ; CHECK-LABEL: min2uf64:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    fcmp.d %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.d.lenan %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: min2uf64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmin.d %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp ule double %0, %1
   %4 = select i1 %3, double %0, double %1
   ret double %4
 }
 
 define float @minf32(float, float) {
 ; CHECK-LABEL: minf32:
 ; CHECK:       # %bb.0:
-; CHECK-NEXT:    fmin.s %s0, %s0, %s1
+; CHECK-NEXT:    fcmp.s %s2, %s0, %s1
+; CHECK-NEXT:    cmov.s.lt %s1, %s0, %s2
+; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: minf32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmin.s %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp olt float %0, %1
   %4 = select i1 %3, float %0, float %1
   ret float %4
 }
 
 define float @min2f32(float, float) {
 ; CHECK-LABEL: min2f32:
 ; CHECK:       # %bb.0:
-; CHECK-NEXT:    fmin.s %s0, %s0, %s1
+; CHECK-NEXT:    fcmp.s %s2, %s0, %s1
+; CHECK-NEXT:    cmov.s.le %s1, %s0, %s2
+; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: min2f32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmin.s %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp ole float %0, %1
   %4 = select i1 %3, float %0, float %1
   ret float %4
 }
 
 define float @minuf32(float, float) {
 ; CHECK-LABEL: minuf32:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    fcmp.s %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.s.ltnan %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: minuf32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmin.s %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp ult float %0, %1
   %4 = select i1 %3, float %0, float %1
   ret float %4
 }
 
 define float @min2uf32(float, float) {
 ; CHECK-LABEL: min2uf32:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    fcmp.s %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.s.lenan %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: min2uf32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    fmin.s %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = fcmp ule float %0, %1
   %4 = select i1 %3, float %0, float %1
   ret float %4
 }
 
 define i64 @mini64(i64, i64) {
 ; CHECK-LABEL: mini64:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    mins.l %s0, %s0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: mini64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    mins.l %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp slt i64 %0, %1
   %4 = select i1 %3, i64 %0, i64 %1
   ret i64 %4
 }
 
 define i64 @min2i64(i64, i64) {
 ; CHECK-LABEL: min2i64:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    mins.l %s0, %s0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: min2i64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    mins.l %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp sle i64 %0, %1
   %4 = select i1 %3, i64 %0, i64 %1
   ret i64 %4
 }
 
 define i64 @minu64(i64, i64) {
 ; CHECK-LABEL: minu64:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    cmpu.l %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.l.lt %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: minu64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    cmpu.l %s2, %s0, %s1
+; OPT-NEXT:    cmov.l.lt %s1, %s0, %s2
+; OPT-NEXT:    or %s0, 0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp ult i64 %0, %1
   %4 = select i1 %3, i64 %0, i64 %1
   ret i64 %4
 }
 
 define i64 @min2u64(i64, i64) {
 ; CHECK-LABEL: min2u64:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    cmpu.l %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.l.le %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: min2u64:
+; OPT:       # %bb.0:
+; OPT-NEXT:    cmpu.l %s2, %s0, %s1
+; OPT-NEXT:    cmov.l.le %s1, %s0, %s2
+; OPT-NEXT:    or %s0, 0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp ule i64 %0, %1
   %4 = select i1 %3, i64 %0, i64 %1
   ret i64 %4
 }
 
 define i32 @mini32(i32, i32) {
 ; CHECK-LABEL: mini32:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    mins.w.sx %s0, %s0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: mini32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    mins.w.sx %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp slt i32 %0, %1
   %4 = select i1 %3, i32 %0, i32 %1
   ret i32 %4
 }
 
 define i32 @min2i32(i32, i32) {
 ; CHECK-LABEL: min2i32:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    mins.w.sx %s0, %s0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: min2i32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    mins.w.sx %s0, %s0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp sle i32 %0, %1
   %4 = select i1 %3, i32 %0, i32 %1
   ret i32 %4
 }
 
 define i32 @minu32(i32, i32) {
 ; CHECK-LABEL: minu32:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    cmpu.w %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.w.lt %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: minu32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    cmpu.w %s2, %s0, %s1
+; OPT-NEXT:    cmov.w.lt %s1, %s0, %s2
+; OPT-NEXT:    or %s0, 0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp ult i32 %0, %1
   %4 = select i1 %3, i32 %0, i32 %1
   ret i32 %4
 }
 
 define i32 @min2u32(i32, i32) {
 ; CHECK-LABEL: min2u32:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    cmpu.w %s2, %s0, %s1
 ; CHECK-NEXT:    cmov.w.le %s1, %s0, %s2
 ; CHECK-NEXT:    or %s0, 0, %s1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: min2u32:
+; OPT:       # %bb.0:
+; OPT-NEXT:    cmpu.w %s2, %s0, %s1
+; OPT-NEXT:    cmov.w.le %s1, %s0, %s2
+; OPT-NEXT:    or %s0, 0, %s1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = icmp ule i32 %0, %1
   %4 = select i1 %3, i32 %0, i32 %1
   ret i32 %4
 }
 
 define zeroext i1 @mini1(i1 zeroext, i1 zeroext) {
 ; CHECK-LABEL: mini1:
 ; CHECK:       # %bb.0:
 ; CHECK-NEXT:    and %s2, %s1, %s0
 ; CHECK-NEXT:    cmov.w.ne %s2, %s1, %s0
 ; CHECK-NEXT:    adds.w.zx %s0, %s2, (0)1
 ; CHECK-NEXT:    b.l.t (, %s10)
+;
+; OPT-LABEL: mini1:
+; OPT:       # %bb.0:
+; OPT-NEXT:    and %s2, %s1, %s0
+; OPT-NEXT:    cmov.w.ne %s2, %s1, %s0
+; OPT-NEXT:    adds.w.zx %s0, %s2, (0)1
+; OPT-NEXT:    b.l.t (, %s10)
   %3 = xor i1 %0, true
   %4 = and i1 %3, %1
   %5 = select i1 %4, i1 %0, i1 %1
   ret i1 %5
 }