This is an archive of the discontinued LLVM Phabricator instance.

Differential D9338

[mips] Add missing signext attributes to MSA basic operations tests. NFC.
ClosedPublic

Authored by dsanders on Apr 29 2015, 5:11 AM.

Details

Reviewers
vkalintiris
Commits
rG90b059d555e7: [mips] Add missing signext attributes to MSA basic operations tests. NFC.
rL236216: [mips] Add missing signext attributes to MSA basic operations tests. NFC.
Summary

This doesn't make much difference to MIPS32, but it will simplify a
MIPS64r6 bugfix which will follow shortly by removing unnecessary
sign-extension of parameters.

Diff Detail

Repository
rL LLVM

Event Timeline

dsanders updated this revision to Diff 24614.Apr 29 2015, 5:11 AM
dsanders retitled this revision from to [mips] Add missing signext attributes to MSA basic operations tests. NFC..
dsanders updated this object.
dsanders edited the test plan for this revision. (Show Details)
dsanders added a reviewer: vkalintiris.
dsanders added a subscriber: Unknown Object (MLST).
dsanders mentioned this in D9339: [mips][msa] Use CHECK-LABEL where missing, and remove checks matching the .size directive. NFC..Apr 29 2015, 5:25 AM
vkalintiris accepted this revision.Apr 29 2015, 8:42 AM
vkalintiris edited edge metadata.

LGTM.

This revision is now accepted and ready to land.Apr 29 2015, 8:42 AM
Closed by commit rL236216: [mips] Add missing signext attributes to MSA basic operations tests. NFC. (authored by dsanders). · Explain WhyApr 30 2015, 2:27 AM
This revision was automatically updated to reflect the committed changes.

Revision Contents

Diff 24687

llvm/trunk/test/CodeGen/Mips/msa/basic_operations.ll

Show First 20 Lines • Show All 131 Lines • ▼ Show 20 Linesdefine void @const_v2i64() nounwind {
store volatile <2 x i64> <i64 3, i64 4>, <2 x i64>*@v2i64 store volatile <2 x i64> <i64 3, i64 4>, <2 x i64>*@v2i64
; MIPS32-AE: addiu [[G_PTR:\$[0-9]+]], {{.*}}, %lo($ ; MIPS32-AE: addiu [[G_PTR:\$[0-9]+]], {{.*}}, %lo($
; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], 0([[G_PTR]]) ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], 0([[G_PTR]])
ret void ret void
; MIPS32-AE: .size const_v2i64 ; MIPS32-AE: .size const_v2i64
} }
define void @nonconst_v16i8(i8 %a, i8 %b, i8 %c, i8 %d, i8 %e, i8 %f, i8 %g, i8 %h) nounwind { define void @nonconst_v16i8(i8 signext %a, i8 signext %b, i8 signext %c, i8 signext %d, i8 signext %e, i8 signext %f, i8 signext %g, i8 signext %h) nounwind {
; MIPS32-AE-LABEL: nonconst_v16i8: ; MIPS32-AE-LABEL: nonconst_v16i8:
%1 = insertelement <16 x i8> undef, i8 %a, i32 0 %1 = insertelement <16 x i8> undef, i8 %a, i32 0
%2 = insertelement <16 x i8> %1, i8 %b, i32 1 %2 = insertelement <16 x i8> %1, i8 %b, i32 1
%3 = insertelement <16 x i8> %2, i8 %c, i32 2 %3 = insertelement <16 x i8> %2, i8 %c, i32 2
%4 = insertelement <16 x i8> %3, i8 %d, i32 3 %4 = insertelement <16 x i8> %3, i8 %d, i32 3
%5 = insertelement <16 x i8> %4, i8 %e, i32 4 %5 = insertelement <16 x i8> %4, i8 %e, i32 4
%6 = insertelement <16 x i8> %5, i8 %f, i32 5 %6 = insertelement <16 x i8> %5, i8 %f, i32 5
%7 = insertelement <16 x i8> %6, i8 %g, i32 6 %7 = insertelement <16 x i8> %6, i8 %g, i32 6
%8 = insertelement <16 x i8> %7, i8 %h, i32 7 %8 = insertelement <16 x i8> %7, i8 %h, i32 7
%9 = insertelement <16 x i8> %8, i8 %h, i32 8 %9 = insertelement <16 x i8> %8, i8 %h, i32 8
%10 = insertelement <16 x i8> %9, i8 %h, i32 9 %10 = insertelement <16 x i8> %9, i8 %h, i32 9
%11 = insertelement <16 x i8> %10, i8 %h, i32 10 %11 = insertelement <16 x i8> %10, i8 %h, i32 10
%12 = insertelement <16 x i8> %11, i8 %h, i32 11 %12 = insertelement <16 x i8> %11, i8 %h, i32 11
%13 = insertelement <16 x i8> %12, i8 %h, i32 12 %13 = insertelement <16 x i8> %12, i8 %h, i32 12
%14 = insertelement <16 x i8> %13, i8 %h, i32 13 %14 = insertelement <16 x i8> %13, i8 %h, i32 13
%15 = insertelement <16 x i8> %14, i8 %h, i32 14 %15 = insertelement <16 x i8> %14, i8 %h, i32 14
%16 = insertelement <16 x i8> %15, i8 %h, i32 15 %16 = insertelement <16 x i8> %15, i8 %h, i32 15
; MIPS32-AE-DAG: insert.b [[R1:\$w[0-9]+]][0], $4 ; MIPS32-AE-DAG: insert.b [[R1:\$w[0-9]+]][0], $4
; MIPS32-AE-DAG: insert.b [[R1]][1], $5 ; MIPS32-AE-DAG: insert.b [[R1]][1], $5
; MIPS32-AE-DAG: insert.b [[R1]][2], $6 ; MIPS32-AE-DAG: insert.b [[R1]][2], $6
; MIPS32-AE-DAG: insert.b [[R1]][3], $7 ; MIPS32-AE-DAG: insert.b [[R1]][3], $7
; MIPS32-BE-DAG: lbu [[R2:\$[0-9]+]], 19($sp) ; MIPS32-AE-DAG: lw [[R2:\$[0-9]+]], 16($sp)
; MIPS32-LE-DAG: lbu [[R2:\$[0-9]+]], 16($sp)
; MIPS32-AE-DAG: insert.b [[R1]][4], [[R2]] ; MIPS32-AE-DAG: insert.b [[R1]][4], [[R2]]
; MIPS32-BE-DAG: lbu [[R3:\$[0-9]+]], 23($sp) ; MIPS32-AE-DAG: lw [[R3:\$[0-9]+]], 20($sp)
; MIPS32-LE-DAG: lbu [[R3:\$[0-9]+]], 20($sp)
; MIPS32-AE-DAG: insert.b [[R1]][5], [[R3]] ; MIPS32-AE-DAG: insert.b [[R1]][5], [[R3]]
; MIPS32-BE-DAG: lbu [[R4:\$[0-9]+]], 27($sp) ; MIPS32-AE-DAG: lw [[R4:\$[0-9]+]], 24($sp)
; MIPS32-LE-DAG: lbu [[R4:\$[0-9]+]], 24($sp)
; MIPS32-AE-DAG: insert.b [[R1]][6], [[R4]] ; MIPS32-AE-DAG: insert.b [[R1]][6], [[R4]]
; MIPS32-BE-DAG: lbu [[R5:\$[0-9]+]], 31($sp) ; MIPS32-AE-DAG: lw [[R5:\$[0-9]+]], 28($sp)
; MIPS32-LE-DAG: lbu [[R5:\$[0-9]+]], 28($sp)
; MIPS32-AE-DAG: insert.b [[R1]][7], [[R5]] ; MIPS32-AE-DAG: insert.b [[R1]][7], [[R5]]
; MIPS32-AE-DAG: insert.b [[R1]][8], [[R5]] ; MIPS32-AE-DAG: insert.b [[R1]][8], [[R5]]
; MIPS32-AE-DAG: insert.b [[R1]][9], [[R5]] ; MIPS32-AE-DAG: insert.b [[R1]][9], [[R5]]
; MIPS32-AE-DAG: insert.b [[R1]][10], [[R5]] ; MIPS32-AE-DAG: insert.b [[R1]][10], [[R5]]
; MIPS32-AE-DAG: insert.b [[R1]][11], [[R5]] ; MIPS32-AE-DAG: insert.b [[R1]][11], [[R5]]
; MIPS32-AE-DAG: insert.b [[R1]][12], [[R5]] ; MIPS32-AE-DAG: insert.b [[R1]][12], [[R5]]
; MIPS32-AE-DAG: insert.b [[R1]][13], [[R5]] ; MIPS32-AE-DAG: insert.b [[R1]][13], [[R5]]
; MIPS32-AE-DAG: insert.b [[R1]][14], [[R5]] ; MIPS32-AE-DAG: insert.b [[R1]][14], [[R5]]
; MIPS32-AE-DAG: insert.b [[R1]][15], [[R5]] ; MIPS32-AE-DAG: insert.b [[R1]][15], [[R5]]
store volatile <16 x i8> %16, <16 x i8>*@v16i8 store volatile <16 x i8> %16, <16 x i8>*@v16i8
ret void ret void
; MIPS32-AE: .size nonconst_v16i8 ; MIPS32-AE: .size nonconst_v16i8
} }
define void @nonconst_v8i16(i16 %a, i16 %b, i16 %c, i16 %d, i16 %e, i16 %f, i16 %g, i16 %h) nounwind { define void @nonconst_v8i16(i16 signext %a, i16 signext %b, i16 signext %c, i16 signext %d, i16 signext %e, i16 signext %f, i16 signext %g, i16 signext %h) nounwind {
; MIPS32-AE-LABEL: nonconst_v8i16: ; MIPS32-AE-LABEL: nonconst_v8i16:
%1 = insertelement <8 x i16> undef, i16 %a, i32 0 %1 = insertelement <8 x i16> undef, i16 %a, i32 0
%2 = insertelement <8 x i16> %1, i16 %b, i32 1 %2 = insertelement <8 x i16> %1, i16 %b, i32 1
%3 = insertelement <8 x i16> %2, i16 %c, i32 2 %3 = insertelement <8 x i16> %2, i16 %c, i32 2
%4 = insertelement <8 x i16> %3, i16 %d, i32 3 %4 = insertelement <8 x i16> %3, i16 %d, i32 3
%5 = insertelement <8 x i16> %4, i16 %e, i32 4 %5 = insertelement <8 x i16> %4, i16 %e, i32 4
%6 = insertelement <8 x i16> %5, i16 %f, i32 5 %6 = insertelement <8 x i16> %5, i16 %f, i32 5
%7 = insertelement <8 x i16> %6, i16 %g, i32 6 %7 = insertelement <8 x i16> %6, i16 %g, i32 6
%8 = insertelement <8 x i16> %7, i16 %h, i32 7 %8 = insertelement <8 x i16> %7, i16 %h, i32 7
; MIPS32-AE-DAG: insert.h [[R1:\$w[0-9]+]][0], $4 ; MIPS32-AE-DAG: insert.h [[R1:\$w[0-9]+]][0], $4
; MIPS32-AE-DAG: insert.h [[R1]][1], $5 ; MIPS32-AE-DAG: insert.h [[R1]][1], $5
; MIPS32-AE-DAG: insert.h [[R1]][2], $6 ; MIPS32-AE-DAG: insert.h [[R1]][2], $6
; MIPS32-AE-DAG: insert.h [[R1]][3], $7 ; MIPS32-AE-DAG: insert.h [[R1]][3], $7
; MIPS32-BE-DAG: lhu [[R2:\$[0-9]+]], 18($sp) ; MIPS32-AE-DAG: lw [[R2:\$[0-9]+]], 16($sp)
; MIPS32-LE-DAG: lhu [[R2:\$[0-9]+]], 16($sp)
; MIPS32-AE-DAG: insert.h [[R1]][4], [[R2]] ; MIPS32-AE-DAG: insert.h [[R1]][4], [[R2]]
; MIPS32-BE-DAG: lhu [[R2:\$[0-9]+]], 22($sp) ; MIPS32-AE-DAG: lw [[R2:\$[0-9]+]], 20($sp)
; MIPS32-LE-DAG: lhu [[R2:\$[0-9]+]], 20($sp)
; MIPS32-AE-DAG: insert.h [[R1]][5], [[R2]] ; MIPS32-AE-DAG: insert.h [[R1]][5], [[R2]]
; MIPS32-BE-DAG: lhu [[R2:\$[0-9]+]], 26($sp) ; MIPS32-AE-DAG: lw [[R2:\$[0-9]+]], 24($sp)
; MIPS32-LE-DAG: lhu [[R2:\$[0-9]+]], 24($sp)
; MIPS32-AE-DAG: insert.h [[R1]][6], [[R2]] ; MIPS32-AE-DAG: insert.h [[R1]][6], [[R2]]
; MIPS32-BE-DAG: lhu [[R2:\$[0-9]+]], 30($sp) ; MIPS32-AE-DAG: lw [[R2:\$[0-9]+]], 28($sp)
; MIPS32-LE-DAG: lhu [[R2:\$[0-9]+]], 28($sp)
; MIPS32-AE-DAG: insert.h [[R1]][7], [[R2]] ; MIPS32-AE-DAG: insert.h [[R1]][7], [[R2]]
store volatile <8 x i16> %8, <8 x i16>*@v8i16 store volatile <8 x i16> %8, <8 x i16>*@v8i16
ret void ret void
; MIPS32-AE: .size nonconst_v8i16 ; MIPS32-AE: .size nonconst_v8i16
} }
define void @nonconst_v4i32(i32 %a, i32 %b, i32 %c, i32 %d) nounwind { define void @nonconst_v4i32(i32 signext %a, i32 signext %b, i32 signext %c, i32 signext %d) nounwind {
; MIPS32-AE-LABEL: nonconst_v4i32: ; MIPS32-AE-LABEL: nonconst_v4i32:
%1 = insertelement <4 x i32> undef, i32 %a, i32 0 %1 = insertelement <4 x i32> undef, i32 %a, i32 0
%2 = insertelement <4 x i32> %1, i32 %b, i32 1 %2 = insertelement <4 x i32> %1, i32 %b, i32 1
%3 = insertelement <4 x i32> %2, i32 %c, i32 2 %3 = insertelement <4 x i32> %2, i32 %c, i32 2
%4 = insertelement <4 x i32> %3, i32 %d, i32 3 %4 = insertelement <4 x i32> %3, i32 %d, i32 3
; MIPS32-AE: insert.w [[R1:\$w[0-9]+]][0], $4 ; MIPS32-AE: insert.w [[R1:\$w[0-9]+]][0], $4
; MIPS32-AE: insert.w [[R1]][1], $5 ; MIPS32-AE: insert.w [[R1]][1], $5
; MIPS32-AE: insert.w [[R1]][2], $6 ; MIPS32-AE: insert.w [[R1]][2], $6
; MIPS32-AE: insert.w [[R1]][3], $7 ; MIPS32-AE: insert.w [[R1]][3], $7
store volatile <4 x i32> %4, <4 x i32>*@v4i32 store volatile <4 x i32> %4, <4 x i32>*@v4i32
ret void ret void
; MIPS32-AE: .size nonconst_v4i32 ; MIPS32-AE: .size nonconst_v4i32
} }
define void @nonconst_v2i64(i64 %a, i64 %b) nounwind { define void @nonconst_v2i64(i64 signext %a, i64 signext %b) nounwind {
; MIPS32-AE-LABEL: nonconst_v2i64: ; MIPS32-AE-LABEL: nonconst_v2i64:
%1 = insertelement <2 x i64> undef, i64 %a, i32 0 %1 = insertelement <2 x i64> undef, i64 %a, i32 0
%2 = insertelement <2 x i64> %1, i64 %b, i32 1 %2 = insertelement <2 x i64> %1, i64 %b, i32 1
; MIPS32-AE: insert.w [[R1:\$w[0-9]+]][0], $4 ; MIPS32-AE: insert.w [[R1:\$w[0-9]+]][0], $4
; MIPS32-AE: insert.w [[R1]][1], $5 ; MIPS32-AE: insert.w [[R1]][1], $5
; MIPS32-AE: insert.w [[R1]][2], $6 ; MIPS32-AE: insert.w [[R1]][2], $6
; MIPS32-AE: insert.w [[R1]][3], $7 ; MIPS32-AE: insert.w [[R1]][3], $7
▲ Show 20 Lines • Show All 334 Lines • ▼ Show 20 Linesdefine i64 @extract_zext_v2i64_vidx() nounwind {
; MIPS32-AE-DAG: splat.w $w[[R4:[0-9]+]], [[R1]]{{\[}}[[IDX]]] ; MIPS32-AE-DAG: splat.w $w[[R4:[0-9]+]], [[R1]]{{\[}}[[IDX]]]
; MIPS32-AE-DAG: mfc1 [[R6:\$[0-9]+]], $f[[R4]] ; MIPS32-AE-DAG: mfc1 [[R6:\$[0-9]+]], $f[[R4]]
; MIPS32-AE-NOT: srl ; MIPS32-AE-NOT: srl
ret i64 %4 ret i64 %4
; MIPS32-AE: .size extract_zext_v2i64_vidx ; MIPS32-AE: .size extract_zext_v2i64_vidx
} }
define void @insert_v16i8(i32 %a) nounwind { define void @insert_v16i8(i32 signext %a) nounwind {
; MIPS32-AE-LABEL: insert_v16i8: ; MIPS32-AE-LABEL: insert_v16i8:
%1 = load <16 x i8>, <16 x i8>* @v16i8 %1 = load <16 x i8>, <16 x i8>* @v16i8
; MIPS32-AE-DAG: ld.b [[R1:\$w[0-9]+]], ; MIPS32-AE-DAG: ld.b [[R1:\$w[0-9]+]],
%a2 = trunc i32 %a to i8 %a2 = trunc i32 %a to i8
%a3 = sext i8 %a2 to i32 %a3 = sext i8 %a2 to i32
%a4 = trunc i32 %a3 to i8 %a4 = trunc i32 %a3 to i8
; MIPS32-AE-NOT: andi ; MIPS32-AE-NOT: andi
; MIPS32-AE-NOT: sra ; MIPS32-AE-NOT: sra
%2 = insertelement <16 x i8> %1, i8 %a4, i32 1 %2 = insertelement <16 x i8> %1, i8 %a4, i32 1
; MIPS32-AE-DAG: insert.b [[R1]][1], $4 ; MIPS32-AE-DAG: insert.b [[R1]][1], $4
store <16 x i8> %2, <16 x i8>* @v16i8 store <16 x i8> %2, <16 x i8>* @v16i8
; MIPS32-AE-DAG: st.b [[R1]] ; MIPS32-AE-DAG: st.b [[R1]]
ret void ret void
; MIPS32-AE: .size insert_v16i8 ; MIPS32-AE: .size insert_v16i8
} }
define void @insert_v8i16(i32 %a) nounwind { define void @insert_v8i16(i32 signext %a) nounwind {
; MIPS32-AE-LABEL: insert_v8i16: ; MIPS32-AE-LABEL: insert_v8i16:
%1 = load <8 x i16>, <8 x i16>* @v8i16 %1 = load <8 x i16>, <8 x i16>* @v8i16
; MIPS32-AE-DAG: ld.h [[R1:\$w[0-9]+]], ; MIPS32-AE-DAG: ld.h [[R1:\$w[0-9]+]],
%a2 = trunc i32 %a to i16 %a2 = trunc i32 %a to i16
%a3 = sext i16 %a2 to i32 %a3 = sext i16 %a2 to i32
%a4 = trunc i32 %a3 to i16 %a4 = trunc i32 %a3 to i16
; MIPS32-AE-NOT: andi ; MIPS32-AE-NOT: andi
; MIPS32-AE-NOT: sra ; MIPS32-AE-NOT: sra
%2 = insertelement <8 x i16> %1, i16 %a4, i32 1 %2 = insertelement <8 x i16> %1, i16 %a4, i32 1
; MIPS32-AE-DAG: insert.h [[R1]][1], $4 ; MIPS32-AE-DAG: insert.h [[R1]][1], $4
store <8 x i16> %2, <8 x i16>* @v8i16 store <8 x i16> %2, <8 x i16>* @v8i16
; MIPS32-AE-DAG: st.h [[R1]] ; MIPS32-AE-DAG: st.h [[R1]]
ret void ret void
; MIPS32-AE: .size insert_v8i16 ; MIPS32-AE: .size insert_v8i16
} }
define void @insert_v4i32(i32 %a) nounwind { define void @insert_v4i32(i32 signext %a) nounwind {
; MIPS32-AE-LABEL: insert_v4i32: ; MIPS32-AE-LABEL: insert_v4i32:
%1 = load <4 x i32>, <4 x i32>* @v4i32 %1 = load <4 x i32>, <4 x i32>* @v4i32
; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]], ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]],
; MIPS32-AE-NOT: andi ; MIPS32-AE-NOT: andi
; MIPS32-AE-NOT: sra ; MIPS32-AE-NOT: sra
%2 = insertelement <4 x i32> %1, i32 %a, i32 1 %2 = insertelement <4 x i32> %1, i32 %a, i32 1
; MIPS32-AE-DAG: insert.w [[R1]][1], $4 ; MIPS32-AE-DAG: insert.w [[R1]][1], $4
store <4 x i32> %2, <4 x i32>* @v4i32 store <4 x i32> %2, <4 x i32>* @v4i32
; MIPS32-AE-DAG: st.w [[R1]] ; MIPS32-AE-DAG: st.w [[R1]]
ret void ret void
; MIPS32-AE: .size insert_v4i32 ; MIPS32-AE: .size insert_v4i32
} }
define void @insert_v2i64(i64 %a) nounwind { define void @insert_v2i64(i64 signext %a) nounwind {
; MIPS32-AE-LABEL: insert_v2i64: ; MIPS32-AE-LABEL: insert_v2i64:
%1 = load <2 x i64>, <2 x i64>* @v2i64 %1 = load <2 x i64>, <2 x i64>* @v2i64
; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]], ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]],
; MIPS32-AE-NOT: andi ; MIPS32-AE-NOT: andi
; MIPS32-AE-NOT: sra ; MIPS32-AE-NOT: sra
%2 = insertelement <2 x i64> %1, i64 %a, i32 1 %2 = insertelement <2 x i64> %1, i64 %a, i32 1
; MIPS32-AE-DAG: insert.w [[R1]][2], $4 ; MIPS32-AE-DAG: insert.w [[R1]][2], $4
; MIPS32-AE-DAG: insert.w [[R1]][3], $5 ; MIPS32-AE-DAG: insert.w [[R1]][3], $5
store <2 x i64> %2, <2 x i64>* @v2i64 store <2 x i64> %2, <2 x i64>* @v2i64
; MIPS32-AE-DAG: st.w [[R1]] ; MIPS32-AE-DAG: st.w [[R1]]
ret void ret void
; MIPS32-AE: .size insert_v2i64 ; MIPS32-AE: .size insert_v2i64
} }
define void @insert_v16i8_vidx(i32 %a) nounwind { define void @insert_v16i8_vidx(i32 signext %a) nounwind {
; MIPS32-AE: insert_v16i8_vidx: ; MIPS32-AE: insert_v16i8_vidx:
%1 = load <16 x i8>, <16 x i8>* @v16i8 %1 = load <16 x i8>, <16 x i8>* @v16i8
; MIPS32-AE-DAG: ld.b [[R1:\$w[0-9]+]], ; MIPS32-AE-DAG: ld.b [[R1:\$w[0-9]+]],
%2 = load i32, i32* @i32 %2 = load i32, i32* @i32
; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)(
; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]])
Show All 12 Linesdefine void @insert_v16i8_vidx(i32 signext %a) nounwind {
store <16 x i8> %3, <16 x i8>* @v16i8 store <16 x i8> %3, <16 x i8>* @v16i8
; MIPS32-AE-DAG: st.b [[R1]] ; MIPS32-AE-DAG: st.b [[R1]]
ret void ret void
; MIPS32-AE: .size insert_v16i8_vidx ; MIPS32-AE: .size insert_v16i8_vidx
} }
define void @insert_v8i16_vidx(i32 %a) nounwind { define void @insert_v8i16_vidx(i32 signext %a) nounwind {
; MIPS32-AE: insert_v8i16_vidx: ; MIPS32-AE: insert_v8i16_vidx:
%1 = load <8 x i16>, <8 x i16>* @v8i16 %1 = load <8 x i16>, <8 x i16>* @v8i16
; MIPS32-AE-DAG: ld.h [[R1:\$w[0-9]+]], ; MIPS32-AE-DAG: ld.h [[R1:\$w[0-9]+]],
%2 = load i32, i32* @i32 %2 = load i32, i32* @i32
; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)(
; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]])
Show All 13 Linesdefine void @insert_v8i16_vidx(i32 signext %a) nounwind {
store <8 x i16> %3, <8 x i16>* @v8i16 store <8 x i16> %3, <8 x i16>* @v8i16
; MIPS32-AE-DAG: st.h [[R1]] ; MIPS32-AE-DAG: st.h [[R1]]
ret void ret void
; MIPS32-AE: .size insert_v8i16_vidx ; MIPS32-AE: .size insert_v8i16_vidx
} }
define void @insert_v4i32_vidx(i32 %a) nounwind { define void @insert_v4i32_vidx(i32 signext %a) nounwind {
; MIPS32-AE: insert_v4i32_vidx: ; MIPS32-AE: insert_v4i32_vidx:
%1 = load <4 x i32>, <4 x i32>* @v4i32 %1 = load <4 x i32>, <4 x i32>* @v4i32
; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]], ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]],
%2 = load i32, i32* @i32 %2 = load i32, i32* @i32
; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)(
; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]])
Show All 10 Linesdefine void @insert_v4i32_vidx(i32 signext %a) nounwind {
store <4 x i32> %3, <4 x i32>* @v4i32 store <4 x i32> %3, <4 x i32>* @v4i32
; MIPS32-AE-DAG: st.w [[R1]] ; MIPS32-AE-DAG: st.w [[R1]]
ret void ret void
; MIPS32-AE: .size insert_v4i32_vidx ; MIPS32-AE: .size insert_v4i32_vidx
} }
define void @insert_v2i64_vidx(i64 %a) nounwind { define void @insert_v2i64_vidx(i64 signext %a) nounwind {
; MIPS32-AE: insert_v2i64_vidx: ; MIPS32-AE: insert_v2i64_vidx:
%1 = load <2 x i64>, <2 x i64>* @v2i64 %1 = load <2 x i64>, <2 x i64>* @v2i64
; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]], ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]],
%2 = load i32, i32* @i32 %2 = load i32, i32* @i32
; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)(
; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]])
Show All 37 Lines