@@ -3159,6 +3159,137 @@ _mm512_maskz_cvtepi16_epi64 (__mmask8 __U, __m128i __A)
3159
3159
(__mmask8 ) __U );
3160
3160
}
3161
3161
3162
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3163
+ _mm512_cvtepu8_epi32 (__m128i __A )
3164
+ {
3165
+ return (__m512i ) __builtin_ia32_pmovzxbd512_mask ((__v16qi ) __A ,
3166
+ (__v16si )
3167
+ _mm512_setzero_si512 (),
3168
+ (__mmask16 ) - 1 );
3169
+ }
3170
+
3171
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3172
+ _mm512_mask_cvtepu8_epi32 (__m512i __W , __mmask16 __U , __m128i __A )
3173
+ {
3174
+ return (__m512i ) __builtin_ia32_pmovzxbd512_mask ((__v16qi ) __A ,
3175
+ (__v16si ) __W ,
3176
+ (__mmask16 ) __U );
3177
+ }
3178
+
3179
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3180
+ _mm512_maskz_cvtepu8_epi32 (__mmask16 __U , __m128i __A )
3181
+ {
3182
+ return (__m512i ) __builtin_ia32_pmovzxbd512_mask ((__v16qi ) __A ,
3183
+ (__v16si )
3184
+ _mm512_setzero_si512 (),
3185
+ (__mmask16 ) __U );
3186
+ }
3187
+
3188
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3189
+ _mm512_cvtepu8_epi64 (__m128i __A )
3190
+ {
3191
+ return (__m512i ) __builtin_ia32_pmovzxbq512_mask ((__v16qi ) __A ,
3192
+ (__v8di )
3193
+ _mm512_setzero_si512 (),
3194
+ (__mmask8 ) - 1 );
3195
+ }
3196
+
3197
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3198
+ _mm512_mask_cvtepu8_epi64 (__m512i __W , __mmask8 __U , __m128i __A )
3199
+ {
3200
+ return (__m512i ) __builtin_ia32_pmovzxbq512_mask ((__v16qi ) __A ,
3201
+ (__v8di ) __W ,
3202
+ (__mmask8 ) __U );
3203
+ }
3204
+
3205
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3206
+ _mm512_maskz_cvtepu8_epi64 (__mmask8 __U , __m128i __A )
3207
+ {
3208
+ return (__m512i ) __builtin_ia32_pmovzxbq512_mask ((__v16qi ) __A ,
3209
+ (__v8di )
3210
+ _mm512_setzero_si512 (),
3211
+ (__mmask8 ) __U );
3212
+ }
3213
+
3214
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3215
+ _mm512_cvtepu32_epi64 (__m256i __X )
3216
+ {
3217
+ return (__m512i ) __builtin_ia32_pmovzxdq512_mask ((__v8si ) __X ,
3218
+ (__v8di )
3219
+ _mm512_setzero_si512 (),
3220
+ (__mmask8 ) - 1 );
3221
+ }
3222
+
3223
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3224
+ _mm512_mask_cvtepu32_epi64 (__m512i __W , __mmask8 __U , __m256i __X )
3225
+ {
3226
+ return (__m512i ) __builtin_ia32_pmovzxdq512_mask ((__v8si ) __X ,
3227
+ (__v8di ) __W ,
3228
+ (__mmask8 ) __U );
3229
+ }
3230
+
3231
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3232
+ _mm512_maskz_cvtepu32_epi64 (__mmask8 __U , __m256i __X )
3233
+ {
3234
+ return (__m512i ) __builtin_ia32_pmovzxdq512_mask ((__v8si ) __X ,
3235
+ (__v8di )
3236
+ _mm512_setzero_si512 (),
3237
+ (__mmask8 ) __U );
3238
+ }
3239
+
3240
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3241
+ _mm512_cvtepu16_epi32 (__m256i __A )
3242
+ {
3243
+ return (__m512i ) __builtin_ia32_pmovzxwd512_mask ((__v16hi ) __A ,
3244
+ (__v16si )
3245
+ _mm512_setzero_si512 (),
3246
+ (__mmask16 ) - 1 );
3247
+ }
3248
+
3249
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3250
+ _mm512_mask_cvtepu16_epi32 (__m512i __W , __mmask16 __U , __m256i __A )
3251
+ {
3252
+ return (__m512i ) __builtin_ia32_pmovzxwd512_mask ((__v16hi ) __A ,
3253
+ (__v16si ) __W ,
3254
+ (__mmask16 ) __U );
3255
+ }
3256
+
3257
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3258
+ _mm512_maskz_cvtepu16_epi32 (__mmask16 __U , __m256i __A )
3259
+ {
3260
+ return (__m512i ) __builtin_ia32_pmovzxwd512_mask ((__v16hi ) __A ,
3261
+ (__v16si )
3262
+ _mm512_setzero_si512 (),
3263
+ (__mmask16 ) __U );
3264
+ }
3265
+
3266
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3267
+ _mm512_cvtepu16_epi64 (__m128i __A )
3268
+ {
3269
+ return (__m512i ) __builtin_ia32_pmovzxwq512_mask ((__v8hi ) __A ,
3270
+ (__v8di )
3271
+ _mm512_setzero_si512 (),
3272
+ (__mmask8 ) - 1 );
3273
+ }
3274
+
3275
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3276
+ _mm512_mask_cvtepu16_epi64 (__m512i __W , __mmask8 __U , __m128i __A )
3277
+ {
3278
+ return (__m512i ) __builtin_ia32_pmovzxwq512_mask ((__v8hi ) __A ,
3279
+ (__v8di ) __W ,
3280
+ (__mmask8 ) __U );
3281
+ }
3282
+
3283
+ static __inline__ __m512i __DEFAULT_FN_ATTRS
3284
+ _mm512_maskz_cvtepu16_epi64 (__mmask8 __U , __m128i __A )
3285
+ {
3286
+ return (__m512i ) __builtin_ia32_pmovzxwq512_mask ((__v8hi ) __A ,
3287
+ (__v8di )
3288
+ _mm512_setzero_si512 (),
3289
+ (__mmask8 ) __U );
3290
+ }
3291
+
3292
+
3162
3293
#define _mm512_cmp_epi32_mask (a , b , p ) __extension__ ({ \
3163
3294
(__mmask16)__builtin_ia32_cmpd512_mask((__v16si)(__m512i)(a), \
3164
3295
(__v16si)(__m512i)(b), (p), \
0 commit comments