Differential D29933 Diff 119619 llvm/trunk/test/CodeGen/RISCV/alu32.ll

Changeset View

Standalone View

llvm/trunk/test/CodeGen/RISCV/alu32.ll

		1		; RUN: llc -mtriple=riscv32 -verify-machineinstrs < %s \
		2		; RUN: \| FileCheck %s -check-prefix=RV32I
		3
		4		; Register-immediate instructions
		5
		6		define i32 @addi(i32 %a) nounwind {
		7		; RV32I-LABEL: addi:
		8		; RV32I: addi a0, a0, 1
		9		; RV32I: jalr zero, ra, 0
		10		; TODO: check support for materialising larger constants
		11		%1 = add i32 %a, 1
		12		ret i32 %1
		13		}
		14
		15		define i32 @slti(i32 %a) nounwind {
		16		; RV32I-LABEL: slti:
		17		; RV32I: slti a0, a0, 2
		18		; RV32I: jalr zero, ra, 0
		19		%1 = icmp slt i32 %a, 2
		20		%2 = zext i1 %1 to i32
		21		ret i32 %2
		22		}
		23
		24		define i32 @sltiu(i32 %a) nounwind {
		25		; RV32I-LABEL: sltiu:
		26		; RV32I: sltiu a0, a0, 3
		27		; RV32I: jalr zero, ra, 0
		28		%1 = icmp ult i32 %a, 3
		29		%2 = zext i1 %1 to i32
		30		ret i32 %2
		31		}
		32
		33		define i32 @xori(i32 %a) nounwind {
		34		; RV32I-LABEL: xori:
		35		; RV32I: xori a0, a0, 4
		36		; RV32I: jalr zero, ra, 0
		37		%1 = xor i32 %a, 4
		38		ret i32 %1
		39		}
		40
		41		define i32 @ori(i32 %a) nounwind {
		42		; RV32I-LABEL: ori:
		43		; RV32I: ori a0, a0, 5
		44		; RV32I: jalr zero, ra, 0
		45		%1 = or i32 %a, 5
		46		ret i32 %1
		47		}
		48
		49		define i32 @andi(i32 %a) nounwind {
		50		; RV32I-LABEL: andi:
		51		; RV32I: andi a0, a0, 6
		52		; RV32I: jalr zero, ra, 0
		53		%1 = and i32 %a, 6
		54		ret i32 %1
		55		}
		56
		57		define i32 @slli(i32 %a) nounwind {
		58		; RV32I-LABEL: slli:
		59		; RV32I: slli a0, a0, 7
		60		; RV32I: jalr zero, ra, 0
		61		%1 = shl i32 %a, 7
		62		ret i32 %1
		63		}
		64
		65		define i32 @srli(i32 %a) nounwind {
		66		; RV32I-LABEL: srli:
		67		; RV32I: srli a0, a0, 8
		68		; RV32I: jalr zero, ra, 0
		69		%1 = lshr i32 %a, 8
		70		ret i32 %1
		71		}
		72
		73		define i32 @srai(i32 %a) nounwind {
		74		; RV32I-LABEL: srai:
		75		; RV32I: srai a0, a0, 9
		76		; RV32I: jalr zero, ra, 0
		77		%1 = ashr i32 %a, 9
		78		ret i32 %1
		79		}
		80
		81		; Register-register instructions
		82
		83		define i32 @add(i32 %a, i32 %b) nounwind {
		84		; RV32I-LABEL: add:
		85		; RV32I: add a0, a0, a1
		86		; RV32I: jalr zero, ra, 0
		87		%1 = add i32 %a, %b
		88		ret i32 %1
		89		}
		90
		91		define i32 @sub(i32 %a, i32 %b) nounwind {
		92		; RV32I-LABEL: sub:
		93		; RV32I: sub a0, a0, a1
		94		; RV32I: jalr zero, ra, 0
		95		%1 = sub i32 %a, %b
		96		ret i32 %1
		97		}
		98
		99		define i32 @sll(i32 %a, i32 %b) nounwind {
		100		; RV32I-LABEL: sll:
		101		; RV32I: sll a0, a0, a1
		102		; RV32I: jalr zero, ra, 0
		103		%1 = shl i32 %a, %b
		104		ret i32 %1
		105		}
		106
		107		define i32 @slt(i32 %a, i32 %b) nounwind {
		108		; RV32I-LABEL: slt:
		109		; RV32I: slt a0, a0, a1
		110		; RV32I: jalr zero, ra, 0
		111		%1 = icmp slt i32 %a, %b
		112		%2 = zext i1 %1 to i32
		113		ret i32 %2
		114		}
		115
		116		define i32 @sltu(i32 %a, i32 %b) nounwind {
		117		; RV32I-LABEL: sltu:
		118		; RV32I: sltu a0, a0, a1
		119		; RV32I: jalr zero, ra, 0
		120		%1 = icmp ult i32 %a, %b
		121		%2 = zext i1 %1 to i32
		122		ret i32 %2
		123		}
		124
		125		define i32 @xor(i32 %a, i32 %b) nounwind {
		126		; RV32I-LABEL: xor:
		127		; RV32I: xor a0, a0, a1
		128		; RV32I: jalr zero, ra, 0
		129		%1 = xor i32 %a, %b
		130		ret i32 %1
		131		}
		132
		133		define i32 @srl(i32 %a, i32 %b) nounwind {
		134		; RV32I-LABEL: srl:
		135		; RV32I: srl a0, a0, a1
		136		; RV32I: jalr zero, ra, 0
		137		%1 = lshr i32 %a, %b
		138		ret i32 %1
		139		}
		140
		141		define i32 @sra(i32 %a, i32 %b) nounwind {
		142		; RV32I-LABEL: sra:
		143		; RV32I: sra a0, a0, a1
		144		; RV32I: jalr zero, ra, 0
		145		%1 = ashr i32 %a, %b
		146		ret i32 %1
		147		}
		148
		149		define i32 @or(i32 %a, i32 %b) nounwind {
		150		; RV32I-LABEL: or:
		151		; RV32I: or a0, a0, a1
		152		; RV32I: jalr zero, ra, 0
		153		%1 = or i32 %a, %b
		154		ret i32 %1
		155		}
		156
		157		define i32 @and(i32 %a, i32 %b) nounwind {
		158		; RV32I-LABEL: and:
		159		; RV32I: and a0, a0, a1
		160		; RV32I: jalr zero, ra, 0
		161		%1 = and i32 %a, %b
		162		ret i32 %1
		163		}