Index: lib/Target/AMDGPU/SILowerI1Copies.cpp
===================================================================
--- lib/Target/AMDGPU/SILowerI1Copies.cpp
+++ lib/Target/AMDGPU/SILowerI1Copies.cpp
@@ -657,9 +656,6 @@
       unsigned SrcReg = MI.getOperand(1).getReg();
       assert(!MI.getOperand(1).getSubReg());
 
-      if (MRI->getRegClass(SrcReg) == &AMDGPU::VReg_1RegClass)
-    	  MRI->setRegClass(SrcReg, &AMDGPU::SReg_32RegClass);
-
       if (!TargetRegisterInfo::isVirtualRegister(SrcReg) ||
           !isLaneMaskReg(SrcReg)) {
         assert(TII->getRegisterInfo().getRegSizeInBits(SrcReg, *MRI) == 32);
@@ -667,7 +663,7 @@
         BuildMI(MBB, MI, DL, TII->get(AMDGPU::V_CMP_NE_U32_e64), TmpReg)
             .addReg(SrcReg)
             .addImm(0);
-      //  MI.getOperand(1).setReg(TmpReg);
+        MI.getOperand(1).setReg(TmpReg);
         SrcReg = TmpReg;
       }